2004年8月
修订版1.2
2.5V的宽范围频率时钟驱动器（ 60MHz的
= 200MHz的）
ASM5CVF857
条件并执行相同的低功耗特点
特点
低偏移;低抖动PLL时钟驱动器。
1至10差分时钟分配（ SSTL_2 ） 。
反馈引脚输入到输出的同步。
PDB的电源管理。
宽容扩频投入。
自动PD当输入信号中删除。
静态相位偏移的选择，便于板调整：
对列出的选项 -XXX =器件图案编号
如下：
PCV857-025 - 0 PS
PCV857-1300 - 50 PS
和PDB输入为低电平时。当输入
频率增加至大于约
为20MHz时，PLL将被重新打开，输入和
输出将被激活，并且PLL将获得相
反馈时钟之间的对锁（ FB_INT ，
FB_INC ）与输入时钟对（ CLK_INT ， CLK_INC ） 。
在ASM5CVF857时钟驱动的PLL使用的
输入时钟（ CLK_INT ， CLKINC ）和反馈
钟表（ FB_INT ， FB_INC ），以提供高性能，
低偏移，低抖动输出差分时钟（ CLKT [0 ： 9]
CLKC [0： 9 ]）。 ASM5CVF857也能够跟踪传播
频时钟（ SSC） ，从而降低EMI 。
产品说明
此PLL时钟缓冲器是专为V
DD
2.5V的，
AV
DD
的2.5V和差分数据输入
第二输出
ASM5CVF857的特点是操作从0℃下
至85℃ 。
的水平。
ASM5CVF857是零延迟缓冲器
应用
DDR内存模块/零延迟板风扇
出。
提供了完整的DDR DIMM逻辑解决方案
ASM4SSTVF16857 ， ASM4SSTVF16859 &
ASM4SSTVF32852.
分配一个差分时钟输入对（ CLK_INT ，
CLK_INC ），以10对差分时钟输出的
（ CLKT [0 ： 9 ] ， CLKC [ 0 ： 9 ] ）和一个差分
对
反馈时钟输出（ Fb_out分别， FB_OUTC ） 。时钟
输出由输入时钟控制（ CLK_INT ，
CLKINC ） ，反馈时钟（ FB_INT ， FB_INC ）时，
2,5V LVCMOS输入（PDB ） ，以及模拟电源输入
（ AV
DD
） 。当输入（ PDB ）为低，而通电，
接收器被禁止时，PLL被关闭，并且
差分时钟输出三态。当AV
DD
接地， PLL被关闭，旁路测试
的目的。
特定网络阳离子
符合PC3200规格的DDR -I 400的支持。
涵盖了所有DDRI速度等级。
开关特性
当输入频率小于运作
PLL时，大约20MHz时，该装置的频率
将进入低功率模式。输入频率
在差分输入检测电路中，独立
从输入缓冲器，将检测到的低频
周期间抖动： <50ps 。
OUT输出扭曲： <40ps 。
周期抖动： ± 30PS 。
2.5V的宽范围频率时钟驱动器（ 60兆赫
= 200兆赫）
注意：本文档中的信息如有更改，恕不另行通知。
1 15
2004年8月
修订版1.2
引脚说明
引脚数
4, 11, 12, 15, 21, 28, 34, 38, 45
1, 7, 8, 18, 24, 25, 31, 41, 42, 48
16
17
27, 29, 39, 44, 46, 22, 20, 10, 5, 3
26, 30, 40, 43, 47, 23, 19, 9, 6, 2
14
13
引脚名称
VDD
GND
AVDD
AGND
CLKT （9 ：0）
CLKC （9 ：0）
CLK_INC
CLK_INT
针
TYPE
P
P
P
P
O
O
I
I
电源， 2.5V
地面上。
模拟电源， 2.5V 。
模拟地。
ASM5CVF857
引脚说明
差分输出对“真”的时钟。
的差分对输出的“互补”的时钟。
“互补”的参考时钟输入。
“真”的参考时钟输入。
“互补”反馈输出专用于外部
反馈。它的开关频率为相同的频率在CLK 。这
输出必须连接到FB_INC 。
“真”反馈输出专用于外部反馈。它
开关在相同的频率在CLK 。这个输出必须
连接到FB_INT 。
“真”反馈输入提供反馈信号到内部
锁相环与CLK_INT同步，以消除相位误差。
“互补”的反馈输入信号提供给内部
锁相环与CLK_INC同步，以消除相位误差。
掉电。 LVCMOS输入。
33
FB_OUTC
O
32
FB_OUTT
O
36
FB_INT
I
35
37
FB_INC
PDB
I
I
2.5V的宽范围频率时钟驱动器（ 60兆赫
= 200兆赫）
注意：本文档中的信息如有更改，恕不另行通知。
4 15
2004年8月
修订版1.2
的功能
输入
AVDD
GND
GND
2.5V （标称值）
2.5V （标称值）
2.5V （标称值）
2.5V （标称值）
2.5V （标称值）
PDB
H
H
L
L
H
H
X
CLK_INT
L
H
L
H
L
H
<20兆赫
CLK_INC
H
L
H
L
H
L
CLKT
L
H
Z
Z
L
H
Z
CLKC
H
L
Z
Z
H
L
Z
输出
FB_OUTT
L
H
Z
Z
L
H
Z
ASM5CVF857
PLL状态
FB_OUTC
H
L
Z
Z
H
L
Z
旁路/关
旁路/关
关闭
关闭
on
on
关闭
绝对最大额定值
参数
电源电压（ VDD和AVDD ）
逻辑输入
工作环境温度
储存温度
民
-0.5
GND - 0.5
0
-65
最大
3.6
VDD + 0.5
85
150
单位
V
V
C
C
这些仅仅是极限参数和功能操作不暗示。置身于绝对最大额定值
长时间可能会影响器件的可靠性。
2.5V的宽范围频率时钟驱动器（ 60兆赫
= 200兆赫）
注意：本文档中的信息如有更改，恕不另行通知。
5 15
QQ：2880707522 复制
