八月
2004
修订版2.0
DDR 24位至48位寄存缓冲器
ASM4SSTVF32852
特点
差分时钟信号。
支持SSTL_2 II类规格上
输入和输出。
低电压操作。
V
DD
= 2.3V至2.7V 。
以保证输出是在限定的逻辑状态
一个稳定的时钟已经提供之前，必须RESETB
可在上电时为逻辑“低”级别举行。
在DDR DIMM应用， RESETB被指定为
是异步的相对于CLK / CLKB 。因此，
没有时序关系，可以的保证
两个信号。当进入低功耗待机状态，
寄存器将被清除，输出会
驱动到逻辑“低”电平的快速相对于时间
禁用差分输入接收器。这保证
有任何输出没有“毛刺” 。然而，当
走出低功耗待机状态时，将注册
变得活跃迅速相对于采取时间
使差分输入接收器。当数据
输入为一个逻辑电平“低”和时钟稳定
在RESETB直到“低到高”的过渡
输入接收器完全开启，设计可确保
该输出端将保持在逻辑“低”电平。
可提供114球BGA封装。
工业温度范围内也可以。
产品说明
24位至48位ASM4SSTVF32852是一个普遍
公交车司机专为2.3V至2.7V V
DD
操作和
SSTL_2 I / O电平除了LVCMOS RESETB
输入。
从D个数据流，以Q由差动控制
时钟（CLK / CLKB ）和控制信号（ RESETB ） 。该
CLK的上升沿被用于触发数据流
和CLKB是用来维持足够的噪声容限，
而RESETB ，一个异步LVCMOS
信号是用于使用在仅通电的时间。
该ASM4SSTVF32852支持低功耗待机
操作模式。逻辑
“低”水平RESETB ，
确保所有内部寄存器和输出（Q ）是
复位到逻辑“低”状态，并且所有的输入接收器，
数据（D）的缓冲器，和时钟（CLK / CLKB ）被切换
关。请注意， RESETB必须始终是
在一个有效的逻辑状态的支持与LVCMOS电平
由于VREF可能不会在上电期间保持稳定。
应用
DDR内存模块。
提供完整的DDR DIMM逻辑解决方案
与ASM5CVF857 ， ASM4SSTVF16857和
ASM4SSTVF16859.
SSTL_2兼容的数据寄存器。
半导体联盟
2575 ，奥古斯丁驱动器
加利福尼亚州圣克拉拉
联系电话： 408.855.4900
传真： 408.855.4999
www.alsc.com
注意：本文档中的信息如有更改，恕不另行通知。
八月
2004
修订版2.0
引脚说明
针＃
R 1， P 1， N 1 ，N 2， M 1 ，L 2 ，L 1， K 1， K 2 ，J 2 ，J 1 ，H1
G1，G2， F1，F2， E1， D1，D2， C1，C2， B1， A1，A2
R 6 ，P6， N6 ，N5 ，M6 ，L5，L6 ，K6， K5， J5，J6 ，H6 ，G6，
G5 ，F6， F5 ，E6， D 6， D 5 ，C 6 ，C 5， B 6， A6 ，A5
E 2， B 3， D 3 ，G 3， J 3 ，L 3 ，M 3 ，P 3 ，B4 ，D4， G4 ，J4，
L4 ，M4 ，P4 E5
B 2， M 2， P 2， C3，E3 ，F3， H3 ，K3， N 3， C 4， E4 ，F4
H4 ，K4， N4 ，B5， M5 ，P5
W4 ，V4， U4 ， W5，W6 ，V5， T4 ，V6， U6 ，U5 T6 ，T5
W3 ，V3， U3 ，W2， W1 ，V2， T 3 ，V1， U1，U2， T1，T2
A3
A4
H2 ，H5， R2，R5
R3
R4
引脚名称
TYPE
ASM4SSTVF32852
描述
Q（ 24 ： 1）
O
数据输出。
Q（ 24 ： 1 ） B
O
数据输出。
GND
P
地面上。
VDDQ
P
输出电源电压， 2,5V名义。
D(24:1)
CLK
CLKB
VDD
RESETB
VREF
I
I
I
P
I
I
数据输入。
正面主时钟输入。
负主时钟输入。
核心供电电压标称值为2.5V 。
复位（低电平有效） 。
输入参考，标称1.25V 。
DDR 24位至48位寄存缓冲器
3 13
八月
2004
修订版2.0
真值表
1
输入
RESET＃
L
H
H
H
CLK
X或浮动
↑
↑
L或H
CLK ＃
X或浮动
↓
↓
L或H
D
X或浮动
H
L
X
ASM4SSTVF32852
Q输出
Q
L
H
L
Q
0
2
注：1， H =高信号电平，L =低信号电平，
↑
=转型从低到高，
↓
=从高向低的转变， X =不关心2 。
建立了表示稳态输入条件之前，输出电平。
绝对最大额定值
参数
储存温度
电源电压
输入电压
1
输出电压
1,2
输入钳位电流
输出钳位电流
连续输出电流
VDD和VDDQ或GND电流/针
封装的热阻抗
3
民
-65
-0.5
-0.5
-0.5
± 50
±50
±50
100
55
最大
+150
3.6
V
DD
+ 0.5
V
DD
+ 0.5
单位
°C
V
V
V
mA
mA
mA
mA
° C / W
注意：
1.如果输入和输出钳位评分观察输入和输出负电压的评分可被排除。
2.当输出处于高国家级V这个电流将只流
0
＆ GT ; V
DDQ 。
3.封装的热阻抗的计算按照JESD 51 。
这些仅仅是极限参数和功能操作不暗示。暴露于长时间的绝对最大额定值
时间会影响器件的可靠性。
DDR 24位至48位寄存缓冲器
5 13
QQ：2880707522 复制
