2004年8月
修订版2.0
DDR 14位寄存缓冲器
ASM4SSTVF16857
LVCMOS电平VREF起一个有效的逻辑状态可能
特点
完全符合JEDEC JC40 - JC42.5规范，才会有DDR1
应用包括： PC1600 ， PC2100 ， PC2700
& PC3200 （ > JEDEC定义的DDR 400 @
200MHz的）
低电压操作; VDD ： 2.3V - 2.7V 。
SSTL_2 II级输出。
差分时钟输入。
可提供48引脚TSSOP与TVSOP封装。
没有电期间保持稳定。
以保证输出是在限定的逻辑状态
一个稳定的时钟已经提供之前，必须RESETB
可在上电时为逻辑低电平举行。
In
该
JEDEC
定义
注册
DDR
DIMM
应用程序时， RESETB被指定为异步
关于
CLK / CLKB ;因此，不定时
关系，可以在两者之间保证
产品说明
该ASM4SSTVF16857是一种通用的14位寄存器
（D F / F型） ，专为2.3V至2.7V V
DD
。该
设备支持SSTL_2 I / O级别，并充分
符合JEDEC的JC40 ， JC42.5 DDR I
规格覆盖PC1600 ， PC2100 ， PC2700和
PC3200操作范围。 14位是指2Q输出
每个D输入 - 设计用于寄存器堆栈使用
（堆叠存储器装置），缓冲DIMM的应用程序。
从D个数据流，以Q由差动控制
时钟（CLK / CLKB ）连同一个控制复位
（ RESETB ） 。 CLK的上升沿被用于触发
数据传输，和CLKB用于维护
足够的噪声容限，而RESETB输入
设计旨在用于在上电时。
该ASM4SSTVF16857支持低功耗待机
操作模式。
在RESETB逻辑低电平，
确保所有内部寄存器和输出（Q ）是
复位到逻辑低状态，并且所有的输入接收器，
数据（D）的缓冲器，和时钟（CLK / CLKB ）被切换
关。注意， RESETB应该用支持
信号。当进入低功耗待机模式下，
注册将被清除，输出将被驱动
一个逻辑低电平迅速相对于时间来禁用
差分输入接收器。这确保有
在任何输出没有“毛刺” 。但是，出来的时候
低功耗待机模式，该寄存器将成为
活性迅速相对于采取以使所述时间
差分输入接收器。当输入的数据是在
在中低逻辑电平为低，时钟稳定
到高RESETB的过渡，直到输入接收器
完全启用，该设计确保了输出
将保持在逻辑低电平。
应用
JEDEC和非JEDEC DDR内存模块
平面结构
支持PC1600 - PC2100 - PC2700 - PC3200
SSTL_2I/O
提供了JEDEC一个完整的支持解决方案
JC42.5 （ JC45 ） DDR I与使用时的RDIMM “
ASM5CVF857零延迟缓冲器。
半导体联盟
2575 ，奥古斯丁驱动器
加利福尼亚州圣克拉拉
联系电话： 408.855.4900
传真： 408.855.4999
www.alsc.com
注意：本文档中的信息如有更改，恕不另行通知。
2004年8月
修订版2.0
框图
CLK
CLKB
38
39
34
48
35
R
CLK
D1
Q1
ASM4SSTVF16857
ASM4SSTVF16857
RESETB
D1
VREF
TO 13其他渠道
销刀豆网络gurations
Q1
Q2
GND
VDDQ
Q3
Q4
Q5
GND
VDDQ
Q6
Q7
VDDQ
GND
Q8
Q9
VDDQ
GND
Q10
Q11
Q12
VDDQ
GND
Q13
Q14
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
D1
D2
GND
VDD
D3
D4
D5
D6
D7
CLKB
CLK
VDD
GND
VREF
RESETB
D8
D9
D10
D11
D12
VDD
GND
D13
D14
48引脚TSSOP & TVSOP
6.10毫米机身，0.50 mm间距 - TSSOP
4.40毫米身体， 0.40毫米间距 - TSSOP （ TVSOP ）
DDR 14位寄存缓冲器
ASM4SSTVF16857
2 16
2004年8月
修订版2.0
ASM4SSTVF16857
引脚说明
针＃
1, 2, 5, 6, 7, 10, 11, 14, 15, 18, 19, 20, 23, 24
3, 8, 13, 17, 22, 27, 36, 46
4, 9, 12, 16, 21
25, 26, 29, 30, 31, 32, 33, 40, 41, 42, 43, 44, 47, 48
38
39
28, 37, 45
34
35
引脚名称
Q (14:1)
GND
VDDQ
D(14:1)
CLK
CLKB
VDD
RESETB
VREF
TYPE
O
P
P
I
I
I
P
I
I
描述
数据输出。
地面到整个芯片。
输出电源电压。
数据输入。
正面的时钟输入。
负时钟输入。
核心供电电压。
休息，低电平有效。
输入参考电压。
真值表
1
输入
RESETB
L
H
H
H
L或H
L或H
CLK
X或浮动
CLKB
X或浮动
D
X或浮动
H
L
X
Q输出
Q
L
H
L
Q
02
注意：
1. H =高信号电平，L =低信号电平=由低到高的转变， =转换前高后低，X =无关
建立了表示稳态输入条件之前2.输出电平。
DDR 14位寄存缓冲器
3 16
2004年8月
修订版2.0
绝对最大额定值
参数
储存温度
电源电压
输入电压
1
ASM4SSTVF16857
民
-65
-0.5
-0.5
最大
+150
3.6
V
DD
+ 0.5
V
DD
+ 0.5
± 50
±50
±50
100
55
单位
°C
V
V
V
mA
mA
mA
mA
° C / W
输出电压
1,2
-0.5
输入钳位电流
输出钳位电流
连续输出电流
VDD和VDDQ或GND电流/针
封装的热阻抗
3
注意：
1.如果输入和输出钳位评分观察输入和输出负电压的评分可被排除。
2.当输出处于高国家级V这个电流将只流
0
＆ GT ; V
DDQ 。
3.封装的热阻抗的计算按照JESD 51 。
这些仅仅是极限参数和功能操作不暗示。暴露于长时间的绝对最大额定值
时间会影响器件的可靠性。
DDR 14位寄存缓冲器
4 16
QQ：2881677436 复制
