2005年5月
修订版0.3
3.3V / 2.5V LVCMOS 1:12时钟扇出缓冲器
特点
12 LVCMOS兼容的时钟输出
可选的LVCMOS与LVPECL差分
兼容的时钟输入
350MHz的最大时钟频率
150PS的最大时钟偏移
同步输出停在逻辑低状态
消除了输出欠幅脉冲
高阻抗输出控制
3.3V或2.5V电源
驱动多达24个串联端接时钟线
环境温度范围-40 ° C至+ 85°C
32引脚LQFP & TQFP封装
支持
时钟
分配
in
网络，
ASM2I99448
该ASM2I99448是专门设计来分发
LVCMOS兼容的时钟信号到一个频率
350MHz的。每个输出提供了输入的精确复制
信号具有接近零的歪斜。输出缓冲支持
驱动50Ω的端接传输线路上的事件
优势：每路输出可以驱动一个平行的任
终止或两个串联端接传输线。
两个可选择的，独立的时钟输入可用，
提供支持LVCMOS与LVPECL差分的
时钟分配系统。该ASM2I99448 CLK_STOP
控制是同步于输入时钟的下降沿。
它允许仅在输出时钟信号的开始和停止
逻辑低状态，从而消除潜在产出矮
脉冲。运用OE控制将迫使输出到
高阻抗模式。
所有的输入有一个内部上拉或下拉电阻
防止未使用的和开放的输入浮动。该
器件支持2.5V或3.3V电源和
环境温度范围为-40 ° C至+ 85°C 。该
ASM2I99448
is
针
和
功能
兼容
但
电信和计算应用
引脚和功能兼容， MPC9448和
MPC948
功能说明
该ASM2I99448是3.3V或2.5V兼容， 1:12钟
扇出缓冲器针对高性能时钟树
应用程序。随着输出频率高达350 MHz和
输出偏斜小于150 ps的，该设备满足需求
最苛刻的时钟应用。
性能增强的MPC948 。
半导体联盟
2575 ，奥古斯丁驱动器
加利福尼亚州圣克拉拉
联系电话： 408.855.4900
传真： 408.855.4999
www.alsc.com
注意：本文档中的信息如有更改，恕不另行通知。
2005年5月
修订版0.3
框图
引脚图
GND
V
CC
ASM2I99448
GND
V
CC
18
Q4
Q5
Q6
V
CC
PCLK
PCLK
CCLK
Q0
Q1
Q2
Q3
Q4
Q3
V
CC
Q2
GND
Q1
V
CC
Q0
GND
25
26
27
28
29
30
31
32
0
1
CLK
停止
24
23
22
21
20
19
Q7
17
16
15
14
GND
Q8
V
CC
Q9
GND
Q10
V
CC
Q11
13
12
11
10
9
8
GND
V
CC
CLK_SEL
Q5
Q6
ASM2I99448
V
CC
CLK_STOP
SYNC
Q7
Q8
Q9
Q10
1
2
3
4
5
6
7
V
CC
OE
（所有的输入电阻器具有为25kΩ的值）
Q11
CCLK
PCLK
CLK_SEL
PCLK
CLK_STOP
V
CC
OE
表1.功能表
控制
CLK_SEL
OE
CLK_STOP
默认
1
1
1
0
选择PECL差分输入
输出禁用（高阻态）
1
输出同步停在逻辑低
状态
选择CCLK输入
输出启用
输出活跃
1
注：1， OE = 0，将高阻抗三态输出全部依赖于CLK_STOP 。
3.3V / 2.5V LVCMOS 1:12时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
2 15
2005年5月
修订版0.3
表2.引脚配置
针＃
4,3
2
1
5
6
31,29,27,25,23,21,19,17,15,13,11,9
8,12,16,20,24,28,32
7,10,14,18,22,26,30
ASM2I99448
引脚名称
PCLK ， PCLK
CCLK
CLK_SEL
CLK_STOP
OE
Q0 – Q11
GND
V
CC
I / O
输入
输入
输入
输入
输入
产量
供应
供应
TYPE
LVPECL
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
地
V
CC
功能
LVPECL时钟输入
另类时钟信号输入
时钟输入选择
时钟输出启用/禁用
输出使能/禁用
（高阻抗三态）
时钟输出
负电源（ GND ）
I / O和核心。
对于I / O电源正极和
核心内容。所有V
CC
引脚必须
连接到正电源
供应正确操作
表3.绝对最大额定值
1
符号
V
CC
V
IN
V
OUT
I
IN
I
OUT
T
STOR
电源电压
直流输入电压
直流输出电压
DC输入电流
直流输出电流
存储温度范围
–65
参数
民
–0.3
–0.3
–0.3
最大
3.9
V
CC
+ 0.3
V
CC
+ 0.3
±20
±50
125
单位
V
V
V
mA
mA
°C
注：1，上述参数仅是不是暗示了使用功能。暴露在绝对最大额定值为长时间可能会影响
器件的可靠性。
3.3V / 2.5V LVCMOS 1:12时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
3 15
2005年5月
修订版0.3
表4.一般特定网络阳离子
符号
V
TT
MM
HBM
LU
C
PD
C
IN
ASM2I99448
特征
输出端接电压
ESD保护（机器型号）
ESD保护（人体模型）
闭锁抗扰度
功率耗散电容
输入电容
民
200
2000
200
典型值
V
CC
÷2
最大
单位
V
V
V
mA
条件
10
4.0
pF
pF
每路输出
输入
表5. DC特性
(V
CC
= 3.3V ±5％ ，T
A
= -40 ° C至+ 85°C ）
符号
V
IH
V
IL
V
PP
V
CMR1
II
N
V
OH
V
OL
Z
OUT
I
CCQ
4
特征
输入高电压
输入低电压
峰 - 峰值输入电压
共模范围
输入电流
2
输出高电压
输出低电压
输出阻抗
最大静态电源电流
PCLK
PCLK
民
2.0
–0.3
250
1.1
2.4
典型值
最大
V
CC
+ 0.3
0.8
V
CC
– 0.6
300
0.55
0.30
单位
V
V
mV
V
A
V
V
V
mA
条件
LVCMOS
LVCMOS
LVPECL
LVPECL
V
IN
= V
CC
或GND
I
OH
= ?? 24毫安
3
I
OL
= 24毫安
3
I
OL
= 12毫安
所有V
CC
引脚
17
2.0
注：1， V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
范围和输入
摆在于内伏
PP
（DC）的规范。
2.输入上拉/下拉电阻影响的输入电流。
3. ASM2I99448可驱动50Ω传输线对这一事件边缘。每路输出驱动一个并行端接50Ω传输线
V的终止电压
TT
。或者，装置可驱动多达2 50Ω串联端接的传输线（对于V
CC
= 3.3V ）或者一个50Ω系列
端的传输线（对于V
CC
=2.5V).
4. I
CCQ
是设备与所有输出打开，输入在默认状态下或打开的DC电流消耗。
3.3V / 2.5V LVCMOS 1:12时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
4 15
2005年5月
修订版0.3
表6. AC特性
(V
CC
= 3.3V ±5％ ，T
A
= -40 ° C至+ 85°C ）
1
符号
f
REF
f
最大
V
PP
2
V
CMR
ASM2I99448
特征
输入频率
最大输出频率
峰 - 峰值输入电压
共模范围
参考输入脉冲宽度
CCLK输入上升/下降时间
传播延迟
输出禁止时间
输出使能时间
建立时间
CCLK到CLK_STOP
PCLK到CLK_STOP
PCLK任何Q
CCLK任何Q
PCLK
PCLK
民
0
0
400
1.3
1.4
1.6
1.3
典型值
最大
350
350
1000
V
CC
-0.8
1.0
3.6
3.3
11
11
3
单位
兆赫
兆赫
mV
V
nS
nS
nS
nS
nS
nS
nS
nS
nS
nS
pS
nS
pS
pS
%
nS
条件
LVPECL
LVPECL
0.8 2.0V
t
P， REF
t
r
, t
f
t
PLH / HL
t
PLH / HL
t
PLZ ， HZ
t
PZL ， LZ
t
S
0.0
0.0
1.0
1.5
150
2.0
300
400
45
0.1
50
55
1.0
t
H
t
SK （ O）
t
SK （PP）的
t
SK （p）的
DC
Q
t
r
, t
f
保持时间
输出至输出扭曲
设备到设备斜
4
输出脉冲偏斜
输出占空比
输出上升/下降时间
CCLK到CLK_STOP
PCLK到CLK_STOP
PCLK或CCLK任何Q
使用CCLK
使用PCLK
f
Q
<170兆赫
DC
REF
= 50%
0.55 2.4V
注：1， AC特点，适用于50Ω到V并行输出端接
TT
.
2. V
CMR
交流（AC）的差分输入信号的交叉点。当交叉点是V内获得正常交流操作
CMR
范围和输入
摆在于内伏
PP
（ AC）特定连接的阳离子。违反第五
CMR
或V
PP
影响吨
PLH / HL
和T
SK （PP）的
.
3.冲突的1.0纳秒最大输入上升和下降时间的限制会影响器件的传播延迟，设备到设备歪斜，参考输入脉冲
宽度，输出占空比和最大频率的规格。
4.输出脉冲歪斜是传播延迟时间的差的绝对值： |吨
PLH
- t
PHL
|.
表7.直流特性
(V
CC
= 2.5V ±5％ ，T
A
= -40 ° C至+ 85°C ）
符号
V
IH
V
IL
V
PP
1
V
CMR
特征
输入高电压
输入低电压
峰 - 峰值输入电压
共模范围
输入电流
2
输出高电压
输出低电压
输出阻抗
最大静态电源电流
PCLK
PCLK
民
1.7
-0.3
250
1.0
典型值
最大
V
CC
+ 0.3
0.7
V
CC
-0.7
300
单位
V
V
mV
V
A
V
V
mA
条件
LVCMOS
LVCMOS
LVPECL
LVPECL
V
IN
= GND或
V
IN
-vcc
I
OH
= -15毫安
3
I
OL
= 15毫安
3
所有V
CC
引脚
I
IN
V
OH
V
OL
Z
OUT
I
CCQ4
1.8
0.6
19
2.0
注：1， V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
在V范围内的输入摆幅的谎言
PP
（DC）的规范。
2.输入上拉/下拉电阻影响的输入电流。
3. ASM2I99448可驱动50Ω传输线对这一事件边缘。每路输出驱动器并行1 50Ω端接
传输线V的终止电压
TT
。或者，该设备驱动在V 1 50Ω串联端接传输线
CC
=2.5V.
4. I
CCQ
是设备与所有输出打开，输入在默认状态下或打开的DC电流消耗。
3.3V / 2.5V LVCMOS 1:12时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
5 15
QQ：2881677436 复制
