2005年6月
修订版0.4
ASM2I2310ANZ
3.3V的SDRAM缓冲区用于移动PC与4 SO- DIMM内存模块
特点
一个输入10输出缓冲/驱动器
最多支持四个SDRAM SO- DIMM内存模块
反馈两个额外的输出
串行接口用于输出控制
低偏移输出
高达133MHz的运行
多V
DD
和V
SS
引脚降噪
专用OE引脚用于测试
节省空间的28引脚SSOP封装
3.3V操作
功能说明
该ASM2I2310ANZ是一个3.3V的缓冲设计，分发
高速时钟在移动PC应用。该部分有
10个输出，其中8可以用来驱动多达四
SDRAM SO- DIMM的，剩下的可用于
外部反馈给锁相环（PLL） 。该器件工作在3.3V
和输出可以运行到133MHz的，这样就使
与奔腾II兼容
处理器。
该ASM2I2310ANZ还包括一个串行接口（IIC ） ，
它可以启用或禁用每个输出时钟。在IIC是
从接收器仅是标准模式兼容。 IIC
法师可以写进IIC寄存器，但不能读
回来了。地址之后的第2个字节应被忽略
通过IIC模块和数据是这两个字节后有效，给
在IIC字节流表。上电时，所有输出时钟
启用。一个单独的输出使能引脚便于测试上
吃了。
i
i
奔腾II是Intel Corporation的注册商标。
框图
BUF_IN
SDRAM0
SDRAM1
SDRAM2
SDATA
串行接口
解码
SCLOCK
SDRAM3
SDRAM4
SDRAM5
SDRAM6
SDRAM7
SDRAM8
SDRAM9
OE
半导体联盟
2575 ，奥古斯丁驱动器
加利福尼亚州圣克拉拉
联系电话： 408.855.4900
传真： 408.855.4999
www.alsc.com
注意：本文档中的信息如有更改，恕不另行通知。
2005年6月
修订版0.4
引脚配置
28引脚SSOP Package--顶视图
ASM2I2310ANZ
V
DD
SDRAM0
SDRAM1
V
SS
V
DD
SDRAM2
SDRAM3
V
SS
BUF_IN
V
DD
SDRAM8
V
SS
V
DDIICC
SDATA
1
2
3
4
5
6
7
28
27
26
25
24
23
22
V
DD
SDRAM7
SDRAM6
V
SS
V
DD
SDRAM5
SDRAM4
V
SS
OE
V
DD
SDRAM9
V
SS
V
SSIIC
SCLOCK
ASM2I2310ANZ
8
9
10
11
12
13
14
21
20
19
18
17
16
15
引脚说明
引脚
1, 5, 10, 19, 24, 28
4, 8, 12, 17, 21, 25
13
16
9
20
14
15
2, 3, 6, 7
22, 23, 26, 27
11, 18
V
DD
V
SS
V
DDIIC
V
SSIIC
BUF_IN
OE
SDATA
SCLK
SDRAM [ 0-3 ]
SDRAM [ 4-7 ]
SDRAM [ 8-9 ]
名字
TYPE
P
P
P
P
I
I
I / O
I
O
O
O
地
描述
3.3V数字电源
3.3V串行接口电源
地面串行接口
输入时钟，可承受5V
输出使能，三态输出低电平时。
内部上拉至V
DD
双向串行数据引脚。内部上拉至V
DD.
5V容限
串行时钟输入。内部上拉至V
DD.
5V容限
SDRAM字节0的时钟输出
SDRAM字节1时钟输出
SDRAM字节2时钟输出
3.3V的SDRAM缓冲区用于移动PC与4 SO- DIMM内存模块
注意：本文档中的信息如有更改，恕不另行通知。
2 12
2005年6月
修订版0.4
设备功能
OE
0
1
ASM2I2310ANZ
字节1 ： SDRAM的有效/无效注册
1
（ 1 =启用， 0 =禁用） ，默认为启用
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
SDRAM [ 0-17 ]
高-Z
1个BUF_IN
针＃
27
26
23
22
--
--
--
--
描述
SDRAM7 （有效/无效）
SDRAM6 （有效/无效）
SDRAM5 （有效/无效）
SDRAM4 （有效/无效）
未使用
未使用
未使用
未使用
串行配置地图
串行位将通过在时钟驱动器中读取
下面的命令：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
保留的和未使用的位可以被编程为
“0”或“1”。
为ASM2I2310ANZ串行接口地址为：
字节2 ： SDRAM的有效/无效注册
1
（ 1 =启用， 0 =禁用） ，默认为启用
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
----
针＃
18
11
--
--
--
--
--
--
描述
SDRAM9 （有效/无效）
SDRAM8 （有效/无效）
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
字节0 ： SDRAM的有效/无效注册
1
（ 1 =启用， 0 =禁用） ，默认为启用
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
--
--
--
--
7
6
3
2
未使用
未使用
未使用
未使用
描述
SDRAM3 （有效/无效）
SDRAM2 （有效/无效）
SDRAM1 （有效/无效）
SDRAM0 （有效/无效）
注1：当钻头在这些字节的值高时，输出使能。当该位的值低时，输出被强制为低电平状态。默认值
所有的比特是高后芯片上电。
IIC字节流
字节
1
2
3
4
5
6
描述
IIC地址
指令（虚值，忽略不计）
字节数（虚值，忽略不计）
IIC数据字节0
IIC数据字节1
IIC数据字节2
3.3V的SDRAM缓冲区用于移动PC与4 SO- DIMM内存模块
注意：本文档中的信息如有更改，恕不另行通知。
3 12
2005年6月
修订版0.4
绝对最大额定值
符号
V
DD
V
IN
V
INB
T
英镑
T
J
T
DV
ASM2I2310ANZ
参数
电源电压对地电位
直流输入电压（除BUF_IN ）
直流输入电压（ BUF_IN ）
储存温度
结温
静电放电电压
（按照JEDEC STD 22- A114 -B ）
等级
-0.5V至7.0
-0.5V到V
DD
+ 0.5
-0.5V至7.0
-65 ° C至+150
150
2000
单位
V
V
V
°C
°C
V
工作条件
参数
V
DD
T
A
C
L
C
IN
t
PU
描述
电源电压
工作温度（环境温度）
负载电容
输入电容
上电时间为所有V
DD
的到达指定的最低电压
（功率坡道必须是单调）
民
3.135
0
20
0.05
最大
3.465
70
30
7
50
单位
V
°C
pF
pF
ms
电气特性
参数
V
IL
V
ILiic
V
IH
V
OL
V
OH
I
CC
I
OZ
I
关闭
I
CC
I
i
I
DD
I
DD
I
DD
I
DD
I
DD
I
DD
I
DDS
描述
输入低电压
输入低电压
输入高电压
输出低电压
1
输出高电压
1
静态电源
当前
高阻抗
输出电流
OffState电流
（对于SCL ， SDATA ）
改变供应
当前
输入漏
电源电流
1
电源电流
1
电源电流
1
电源电流
1
电源电流
1
电源电流
1
电源电流
测试条件
除串行接口引脚
对于串行接口引脚只
民
2.0
典型值
最大
0.8
0.7
0.4
单位
V
V
V
V
V
A
A
A
A
A
mA
mA
mA
mA
mA
mA
A
I
OL
= 25毫安
I
OH
= -36毫安
V
DD
= 3.465V, V
i
= V
DD
或GND
I
O
=0
V
DD
= 3.465V, V
i
= V
DD
或GND
V
DD
= 0V, V
i
= 0V或5.5V
V
DD
= 3.135V到3.465V
一个输入在V
DD
-0.6 ，其他所有输入
在V
DD
或GND
V
DD
= 3.465V或GND
（适用于所有输入引脚）
空载输出， 133MHz的
加载输出， 30pF的， 133MHz的
空载输出， 100MHz的
加载输出， 30pF的， 100MHz的
空载输出， 66.67MHz
加载输出， 30pF的， 66.67MHz
BUF_IN = V
DD
或V
SS,
所有其他输入在V
DD
2.4
50
100
±10
50
500
-5
+5
266
360
200
290
150
185
500
注：1，参数是通过设计和特性保证。不是100 ％生产测试。
3.3V的SDRAM缓冲区用于移动PC与4 SO- DIMM内存模块
注意：本文档中的信息如有更改，恕不另行通知。
4 12
2005年6月
修订版0.4
开关特性
1
参数
f
最大
t
D
t
3
t
4
t
5
t
6
t
7
t
PLZ ，
t
PHZ
t
PZL ，
t
PZH
t
r
t
f
ASM2I2310ANZ
名字
最大工作频率
占空比
2,3
= t
2
÷ t
1
上升沿率
3
下降沿率
3
输出到输出偏斜
3
SDRAM缓冲LH支柱。延迟
3
SDRAM缓冲HL支柱。延迟
3
SDRAM缓冲延迟启用
3
SDRAM缓冲禁用延迟
3
上升时间为SDATA
（请参考测试电路IIC ）
参见图3号
下降时间为SDATA
（请参考测试电路IIC ）
参见图3号
测试条件
测量1.5V
测量0.4V之间
2.4V
测量2.4V之间
0.4V
所有输出同样装
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
C
L
= 10pF的
C
L
= 400pF时
C
L
= 10pF的
C
L
= 400pF时
民
45.0
1
1
典型值
50.0
2
2
150
最大
133
55.0
4
4
225
3.5
3.5
5
5
250
单位
兆赫
%
V / ns的
V / ns的
pS
nS
nS
nS
nS
nS
nS
1
1
1
1
6
20
2.7
2.7
3
3
250
注：带负载输出指定1 。所有参数。
输入时钟的2占空比为50％。上升沿和下降沿率大于1V / NS
3.参数是通过设计和特性保证。不是100 ％生产测试。
测试电路SDRAM启用和禁用时报
S
1
2
*
V
DD
开放
V
SS
V
DD
500
V
I
脉冲
发电机
R
T
D.U.T
500
V
O
C
L
TEST
t
6
/t
7
t
PLZ
/t
PZL
t
PHZ
/t
PZH
S
1
开放
2
*
V
DD
V
SS
对开关时间图1.负载电路
3.3V的SDRAM缓冲区用于移动PC与4 SO- DIMM内存模块
注意：本文档中的信息如有更改，恕不另行通知。
5 12
QQ：2881677436 复制
