EEPROM
奥斯汀半导体公司
设备操作:
该AS8E512K8是一个electricaly可擦除可编程存储器
即象用于读或写周期中的静态RAM存取模块
而不需要外部元件。该器件包含一个
128字节的页寄存器允许写入多达128个字节的数据
同时。在写周期中,地址和1到128个字节
的数据被内部地锁存,从而释放地址和数据总线,用于其他
操作。以下的一个写周期开始,该装置将
使用一个内部控制定时器自动写入锁存的数据。
在写入周期结束时可以通过I / O 7的数据\\轮询来检测。
一旦写周期结束时已经检测到用于读出一个新的接入
或写可以开始。
AS8E512K8
触发位:
除了数据\\轮询AS8E512K8提供了另一种
判定方法的一个写周期的结束。在写
操作时,连续尝试读出的数据从该装置将导致
在1和0之间的I / O 6切换。一旦写入完成,
I / O 6将停止切换,有效的数据将被读取。读切换
位可以在写周期开始,在任何时间。
数据保护:
如果不采取预防措施,在此期间可能会出现意外写入
主机电源的转换。电子
2
模块有其纳入
额定硬件和软件功能,以保护内存
防止意外写入。
阅读:
该AS8E512K8访问就像一个静态RAM 。当C / E \\和
OE \\低和WE \\高,存储在该存储器位置中的数据
由地址引脚确定被断言的输出。该
输出被置于高阻抗状态时,无论CE \\或OE \\是
高。这双线路的控制,使设计人员灵活地预防
总线争用在他们的系统。
硬件保护:
硬件功能防止意外写入
AS8E512K8在以下几个方面:(1 ) Vcc的感觉 - 如果VCC低于
3.8V (典型值)的写入功能受到抑制; (二) Vcc的上电延时
- 一旦VCC达到3.8V时,设备会自动超时
5毫秒(典型值)允许写入前; (三)禁止写入 - 持有任何
OE \\低, CE \\高或WE \\高抑制写周期中的一个; (四)噪音
过滤器 - 小于15纳秒(典型值)的WE \\或CE \\输入的脉冲将
不启动写周期。
写字节:
在WE \\或CE \\输入, CE \\低脉冲或WE \\低
(分别)和OE \\高启动一个写周期。的地址是
锁存CE \\下降沿或WE \\ ,最后的为准。该
数据通过CE \\第一个上升沿锁存或WE \\ 。一旦一个字节,
字或双字写入已经启动,会自动时间
本身来完成。
软件数据保护:
软件控制的数据保护功能已经imple-
mented上theAS8E512K8 。当启用时,该软件数据保护
化( SDP ) ,将防止意外写入。该SDP功能可能
启用或由用户禁用,随SDP禁用,
SDP是由主机系统发出一系列的三个写使能
命令;数据的三个特定字节写入三个具体
地址(请参考软件数据保护算法) 。后
写了三字节指令序列和T后
WC
整个
AS8E512K8将得到保护,防止意外写操作。它
应当指出,一旦受保护主机仍可能执行一个字节
页面写入AS8E512K8 。这是通过将数据前完成
要被写入由所使用的相同的三个字节的命令序列
使SDP 。一旦设定, SDP将保持活跃,除非禁用
命令序列发出。电源转换不禁SDP
和SDP将保护在电和供电的AS8E512K8
下来的条件。所有的命令序列必须符合页面
写时序规范。在启用和禁用数据
命令序列没有被写入到设备和存储器
该序列中使用的地址可以写入与在任一数据
字节和页写操作。
SDP设置后,任何试图写入设备无
3字节的命令序列将启动内部写定时器。没有
数据将被写入到该设备;然而,在t的持续时间
WC
,
读操作将有效地被轮询操作。
页写:
该AS8E512K8的页写操作允许1到128
数据BWDWs在一个单一的内部被写入到器件
规划期。每一个新的BWDW必须写在为150us
(t
BLC
)以前BWDW的。如果T
BLC
超过限制
AS8E512K8将停止接受数据,并展开内部
编程操作。对于我们每\\高到低在转型
页写操作,A7 -A18必须是相同的。
在A0 A6的输入用于指定页内的哪些字节
正在被写入。该字节可以以任何顺序被加载并且可以是
相同的负载周期内改变。只有那些经指定的字节
写作将被写入;内的其它字节不必要的自行车
页面不会发生。
DATA \\轮询:
该AS8E512K8设有DATA \\轮询指示的结束
写周期。在一个字节或页写周期未遂阅读
写入的最后一个字节,将导致写入数据的补
在I / O 7.将提交一旦写周期已经完成,
真实数据是对所有的输出有效,并在下一个写周期可以开始。
DATA \\轮询可以在写周期开始随时。
AS8E512K8
2.0版本12/99
奥斯汀半导体公司保留更改产品或规格,恕不另行通知。
2
本站由ICminer.com电子图书馆服务版权所有2003