AS7C33512PFD18A
功能说明
该AS7C33512PFD18A是一种高性能的CMOS 8兆位的同步静态随机存取存储器（SRAM ）器件组织为
524,288字× 18位，集成了管道最高频率在任何给定的技术。
6 / 7.5 ns的时钟存取时间短的循环时间（T
CD
的） 3.5 / 4.0纳秒启用166和133 MHz的总线频率。三芯片使能输入
允许轻松扩展内存。控制器地址选通（ ADSC） ，或所述处理器：在以下两种方式之一启动突发操作
地址选通（ ADSP ） 。突发提前引脚（ ADV ）允许后续内部产生爆裂地址。
读周期与ADSP （不论WE和ADSC的）使用新的外部地址读入片内地址寄存器启动。
当ADSP采样为低电平时，芯片能够被采样有效，并且输出缓冲区启用OE 。在读操作的数据
由当前地址，由CLK的上升沿，在地址寄存器中登记的访问时，被输送到数据输出寄存器和
驱动输出引脚上在CLK的下一个上升沿。 ADV是在时钟边沿采样ADSP断言，但采样忽略
所有后续的时钟边沿。地址是在内部增加了突发的下一个访问时， ADV采样为低电平并且两个地址
选通脉冲为高电平。突发模式可选择与LBO输入。与LBO悬空或驱动为高电平，突发操作使用奔腾
1
数序列。与LBO低电平驱动的设备使用适合于PowerPC的线性计数序列
和许多其他应用。
写周期被禁用输出缓冲器， OE和主张写命令执行。全局写使能GWE写入所有
无论个人BW的状态18位[ A：B ]输入。交替地，当GWE是HIGH时，一个或多个字节可以被写入通过断言
BWE及相应的单个字节BWN信号（S ） 。
BWN被忽略的时钟边沿采样ADSP低，但被采样的所有后续时钟边沿。输出缓冲器被禁用时，
BWN采样为低电平（无论OE ） 。数据移入数据输入寄存器时BWN采样为低电平。地址递增
在内部的一个突发地址，如果BWN和ADV采样低。
该器件在工作在双循环取消选择功能
读周期。
读或写周期也可以与ADSC代替ADSP启动。与ADSC和ADSP启动周期之间的差别是
如下：
ADSP必须采样为高电平时， ADSC采样为低电平启动与ADSC一个周期。
WE信号进行采样的时钟沿采样ADSC低（和ADSP高） 。
主芯片选择CE0块ADSP ，但不ADSC 。
从一个3.3V电源的AS7C33512PFD18A工作。 I / O的使用能够在2.5V或3.3V操作一个单独的电源。这些设备是
采用100引脚14 × 20毫米TQFP封装。
.
电容
参数
输入电容
I / O容量
*
保证未测试
符号
C
以*
C
I / O *
测试条件
V
IN
= 0V
V
IN
= V
OUT
= 0V
最大
5
7
单位
pF
pF
TQFP封装热阻
描述
热阻
（结到环境）
1
热阻
（结到外壳顶部的）
1
1 ，该参数进行采样。
条件
测试条件遵循标准测试
方法和程序，用于测量
热阻抗，按照EIA / JESD51
1–layer
4–layer
符号
θ
JA
θ
JA
θ
JC
典型
40
22
8
单位
° C / W
° C / W
° C / W
1. PowerPC的
是国际商用机器公司的商标。
12/1/04; v.1.3
半导体联盟
4 20
QQ：2880707522 复制
