AS7C331MFT18A
功能说明
该AS7C331MFT18A是一个高性能的CMOS 16兆位同步静态随机存取存储器（SRAM）器件
组织为1,048,576字×18位。
7.5 / 8.5 / 10 /至12 ns时钟存取时间短的循环时间（T
CD
） 6.8 / 7.5 / 8.5 / 10纳秒。三芯片使能（ CE ）输入许可证
简单的内存扩展。控制器地址选通（ ADSC） ，或：在以下两种方式之一启动突发操作
处理器地址选通（ ADSP ） 。突发提前引脚（ ADV ）允许后续内部产生爆裂地址。
读周期开始与ADSP （无论WE和ADSC的）使用新的外部地址锁存到芯片上的
地址时， ADSP采样为低电平注册，芯片能够被采样有效，并且输出缓冲区启用OE 。
在读操作中，由当前地址存取的数据在地址寄存器中登记的正边缘的CLK为
输送到数据输出缓冲器。 ADV被忽略的时钟沿采样的ADSP断言，但它被采样的所有
随后的时钟边沿。地址是在内部增加了突发的下一个访问时， ADV采样为低电平，并
这两个地址选通脉冲为高电平。突发模式可选择与LBO输入。与LBO悬空或驱动为高电平，爆
操作使用交错式计数序列。与LBO低电平时，器件采用一个线性的计数序列。
写周期被禁用输出缓冲器， OE和主张写命令执行。全局写使能
GWE写个人BW [ A，B]的输入状态的所有18位不分。交替地，当GWE是HIGH时，一个或多个
字节可以被写入通过断言BWE及相应的个别字节BWN信号。
BWN被忽略的时钟沿采样的ADSP低，但它被采样，所有随后的时钟边沿。输出缓冲器
被禁用时BWN采样为低电平时，不管OE的。数据移入数据输入寄存器时BWN采样
低。地址是内部递增到下一个突发地址，如果BWN和ADV采样低。
读或写周期也可以与ADSC代替ADSP启动。与ADSC启动周期之间的差异
和ADSP如下：
ADSP必须进行采样时，高ADSC采样为低电平启动与ADSC一个周期。
WE信号进行采样的时钟沿采样ADSC低（和ADSP高） 。
主控芯片使CE0块ADSP ，但不ADSC 。
该AS7C331MFT18A家庭工作在3.3V核心电源。的I / O使用，可以在操作一个单独的电源
2.5V或3.3V 。这些器件采用100引脚TQFP封装。
TQFP电容
参数
输入电容
I / O容量
*保证不会测试
符号
C
以*
C
I / O *
测试条件
V
IN
= 0V
V
OUT
= 0V
民
-
-
最大
5
7
单位
pF
pF
TQFP封装热阻
描述
热阻
（结到环境）
1
热阻
（结到外壳顶部的）
1
1 ，该参数被采样
条件
1–layer
测试条件遵循的标准试验方法和
用于测量热阻抗程序，
按照EIA / JESD51
4–layer
符号
θ
JA
θ
JA
θ
JC
典型
40
22
8
单位
° C / W
° C / W
° C / W
1/21/05, v 1.4
半导体联盟
4 19
QQ：2881677436 复制
