AS7C33128PFS18B
功能说明
该AS7C33128PFS18B是一种高性能的CMOS 2兆比特同步静态随机存取存储器（SRAM）器件
组织为131,072字× 18位，并纳入管道的最高频率在任何给定的技术。
时序该设备是与现有的Pentium兼容
同步缓存规格。此架构是适合
ASIC ， DSP和PowerPC
1
基于系统的计算，数据通信，仪器仪表，以及通信系统。
5.0 / 6.0 / 7.5 ns的时钟存取时间短的循环时间（T
CD
） 3.0 / 3.5 / 4.0纳秒启用200 ， 166和133 MHz的总线
频率。三芯片使能输入允许轻松扩展内存。被启动以两种方式之一爆裂的操作：
控制器地址选通（ ADSC） ，或者处理器地址选通（ ADSP ） 。突发提前引脚（ ADV ）允许后续
内部产生爆裂地址。
读周期开始与ADSP （无论WE和ADSC的）使用新的外部地址锁存到芯片上的
地址寄存器。当ADSP采样为低电平时，芯片能够被采样有效，并且输出缓冲区启用OE 。
在读操作中存取的当前地址中的数据，由CLK的上升沿，在地址寄存器中登记的，也
输送到数据输出寄存器和驱动输出引脚上在CLK的下一个上升沿。 ADV是在时钟被忽略
边缘的样品ADSP断言，但被采样的所有后续时钟边沿。地址是在内部增加下一个
突发的访问时， ADV采样为低电平并且两个地址选通脉冲为高电平。突发模式可选择与LBO
输入。与LBO悬空或驱动高，突发操作使用奔腾
数序列。与LBO驱动为低的
设备使用适合用于PowerPC的线性计数序列
和许多其他应用。
写周期被禁用输出缓冲器， OE和主张写命令执行。全局写使能
GWE写个人BW [ A：B ]的状态，所有18位，无论输入。交替地，当GWE是HIGH时，一个或多个
字节可以被写入通过断言BWE及相应的个别字节BWN信号（多个） 。
BWN被忽略的时钟边沿采样ADSP低，但被采样的所有后续时钟边沿。输出缓冲器是
禁用时BWN采样为低电平（无论OE ） 。数据移入数据输入寄存器时BWN采样
低。地址是内部递增到下一个突发地址，如果BWN和ADV采样低。
读或写周期也可以与ADSC代替ADSP启动。与ADSC启动周期之间的差异
和ADSP如下：
ADSP必须采样为高电平时， ADSC采样为低电平启动与ADSC一个周期。
WE信号进行采样的时钟沿采样ADSC低（和ADSP高） 。
主芯片选择CE0块ADSP ，但不ADSC 。
该AS7C33128PFS18B工作电压为3.3V 。 I / O的使用能够在2.5V或3.3V操作一个单独的电源。
这些器件采用100引脚14 × 20毫米TQFP封装。
TQFP电容
参数
输入电容
I / O容量
*保证不会测试
符号
C
以*
C
I / O *
测试条件
V
IN
= 0V
V
OUT
= 0V
民
-
-
最大
5
7
单位
pF
pF
TQFP封装热阻
描述
热阻
（结到环境）
1
热阻
（结到外壳顶部的）
1
1 ，该参数被采样
条件
1–layer
测试条件遵循的标准试验方法和
用于测量热阻抗程序，
按照EIA / JESD51
4–layer
符号
θ
JA
θ
JA
θ
JC
典型
40
22
8
单位
° C / W
° C / W
° C / W
1. PowerPC的
是国际商用机器公司的商标。
12/10/04; v.1.4
半导体联盟
19第4页
QQ：2880707522 复制
