【2002年5月AS7C1024AAS7C31024A5V / 3.3V 128KX8 CMOS SR】,IC型号AS7C1024A-15STC,AS7C1024A-15STC PDF资料,AS7C1024A-15STC经销商,ic,电子元器件-51电子网

2002年5月

AS7C1024A

AS7C31024A

5V / 3.3V 128KX8 CMOS SRAM （进化引脚）

特点

AS7C1024A （ 5V版）

AS7C31024A （ 3.3V版本）

工业和商业温度

组织： 131,072字× 8位

高速

- 10/12/15/20 ns地址访问时间

- 5，6 ，7，8 ns的输出使能存取时间

低功耗：ACTIVE

- 853毫瓦（ AS7C1024A ） /最大@ 10纳秒

- 522毫瓦（ AS7C31024A ） /最大@ 10纳秒

最新的6T 0.25U CMOS技术

易于扩展内存与CE1 ， CE2 ， OE输入

TTL / LVTTL兼容，三态I / O

32引脚JEDEC标准封装

-

300万SOJ

400万SOJ

8 X20毫米TSOP 1

8× 13.4毫米sTSOP 1

ESD保护

≥

2000伏

闩锁电流

≥

200毫安

低功耗：待机

- 55毫瓦（ AS7C1024A ） / MAX CMOS

- 36毫瓦（ AS7C31024A ） / MAX CMOS

管脚配置

32引脚SOJ （ 300万）

32引脚SOJ （ 400万）

NC

A16

A14

A12

A7

A6

A5

A4

A3

A2

A1

A0

I/O0

I/O1

I/O2

GND

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

32

31

30

29

28

27

26

25

24

23

22

21

20

19

18

17

V

CC

A15

CE2

WE

A13

A8

A9

A11

OE

A10

CE1

I/O7

I/O6

I/O5

I/O4

I/O3

逻辑框图

V

CC

GND

输入缓冲器

A0

A1

A2

A3

A4

A5

A6

A7

A8

I/O7

SENSE AMP

512

×

256

×

8

ARRAY

(1,048,576)

行解码器

32引脚（ 8× 20毫米） TSOP I

32针（8× 13.4毫米） sTSOP1

A11

A9

A8

A13

WE

CE2

A15

V

CC

NC

A16

A14

A12

A7

A6

A5

A4

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

32

31

30

29

28

27

26

25

24

23

22

21

20

19

18

17

OE

A10

CE1

I/O7

I/O6

I/O5

I/O4

I/O3

GND

I/O2

I/O1

I/O0

A0

A1

A2

A3

I/O0

列解码器

A9

A10

A11

A12

A13

A14

A15

A16

WE

OE

CE1

CE2

控制

电路

选购指南

-10

最大地址访问时间

最大输出使能访问时间

AS7C1024A

最大

工作电流

AS7C31024A

AS7C1024A

最大的CMOS

待机电流

AS7C31024A

10

5

155

145

10

5

-12

12

6

150

140

10

5

-15

15

7

145

135

10

5

AS7C1024A

AS7C31024A

AS7C1024A

AS7C31024A

-20

20

8

140

130

10

5

单位

ns

mA

9/26/02; 0.9.9

半导体联盟

9 P. 1

AS7C1024A

AS7C31024A

功能说明

该AS7C1024A和AS7C31024A是高性能CMOS 1048576位的静态随机存取存储器（SRAM）组织为设备

131,072字× 8位。它是专为需要快速数据存取，低功耗，以及简单的接口都需要的存储器应用。

平等地址访问和周期时间（T

AA

, t

RC

, t

WC

）的10/12/15/20 NS与输出使能访问时间（T

OE

） 5 ， 6 ， 7 ， 8纳秒非常适合高

高性能的应用。活跃的高和低的芯片使能（ CE1 ， CE2 ）允许轻松扩展内存与多个银行系统。

当CE1是高还是CE2低的设备进入待机模式。如果输入切换仍，设备会消耗我

SB

力。如果总线是

静态的，那么完全待机功耗达到（我

SB1

）。例如， AS7C31024A保证不会超过根据标称满待机36MW

条件。该系列的所有器件将保留数据时， VCC下降低至2.0V 。

写周期是由断言写使能（ WE）完成，这两个芯片使（ CE1 ， CE2 ）。输入引脚上的I / O0 -I / O7写入数据

在WE （写周期1）和CE1和CE2是（写周期2）的活性 - 无效边缘的上升沿。为了防止总线冲突，外部设备

应驱动I / O引脚后，才输出已被禁用与输出使能（ OE ）和写使能（ WE）。

读周期是由断言输出使能（ OE ）完成，这两个芯片使（ CE1 ， CE2 ），用写使能（ WE）高。该芯片驱动

I / O管脚与由输入地址所引用的数据字。当任一芯片使能无效，输出使能无效，或写使能

活跃，输出驱动器保持在高阻抗模式。

绝对最大额定值

参数

在V电压

CC

相对于GND

任何引脚相对于GND电压

功耗

存储温度（塑料）

环境温度与V

CC

应用的

DC电流转换成输出（低电平）

AS7C1024A

AS7C31024A

两

符号

V

t1

V

t1

V

t2

P

D

T

英镑

T

BIAS

I

OUT

民

–0.50

-0.50

–0.50

–

–65

–55

–

最大

+7.0

+5.0

V

CC

+0.50

1.0

+150

+125

20

单位

V

W

°

C

°

C

mA

注：应力大于那些在上市

绝对最大额定值

可能对器件造成永久性损坏。这是一个额定值仅为运行

该设备在这些或以外的本规范的业务部门所标明的任何其他条件的值，我们不是暗示。暴露在绝对

最大额定值条件下工作会影响其可靠性。

真值表

CE1

H

X

L

CE2

X

L

H

WE

X

H

L

OE

X

H

L

X

数据

高Z

D

OUT

D

IN

模式

待机（我

SB

, I

SB1

)

待机（我

SB

, I

SB1

)

禁止输出（I

CC

)

阅读（我

CC

)

写（

ICC

)

关键： X =无关，L =低，H =高

9/26/02; 0.9.9

半导体联盟

9 P. 2

AS7C1024A

AS7C31024A

推荐工作条件

参数

电源电压

设备

AS7C1024A

AS7C31024A

ASAS7C1024A

AS7C31024A

产业

符号

V

CC

V

CC

V

IH

V

IH

V

IL1

T

A

T

A

民

4.5

3.0

2.2

2.0

–0.5

0

–40

公称

5.0

3.3

–

最大

5.5

3.6

V

CC

+ 0.5

V

CC

+ 0.5

0.8

70

85

单位

V

°

C

°

C

输入电压

工作环境温度

1

V

IL

分钟。 = -3.0V脉冲宽度小于T

RC/2

.

直流工作特性（在工作范围内）

-10

参数

输入漏

当前

输出漏

当前

操作

电源

当前

符号

|I

LI

|

|I

LO

|

I

CC

测试条件

V

CC

=最大，V

IN

= GND到V

CC

设备

两

民

最大

-12

民

最大

-15

民

最大

-20

民

最大

单位

A

–

1

155

145

30

10

5

0.4

–

2.4

1

150

140

25

10

5

0.4

–

2.4

1

145

135

20

10

5

0.4

–

2.4

1

140

130

20

10

5

0.4

–

I

SB

待机功耗

电源电流

I

SB1

输出电压

V

OL

V

OH

V

CC

=最大， CE1 = V

IH

or

两

–

CE2 = V

IL

, V

OUT

= GND到V

CC

V

CC

=最大， CE1 = V

IL

,

AS7C1024A -

CE2 = V

IH

, f = f

最大

, I

OUT

= 0

AS7C31024A -

mA

V

CC

=最大， CE1

≥

V

IH

和/或AS7C1024A -

CE2

≤

V

IL

, V

IN

= V

IH

或V

IL

,

AS7C31024A -

f = f

最大

, I

OUT

= 0毫安

V

CC

=最大， CE1

≥

V

CC

–0.2V

AS7C1024A -

V

IN

≤

GND + 0.2V或

AS7C31024A -

V

IN

≥

V

CC

-0.2V ， F = 0

I

OL

= 8毫安， V

CC

=分钟

–

两

I

OH

= -4毫安，V

CC

=分钟

2.4

mA

V

电容（ F = 1兆赫，T

a

= 25

°C,

V

CC

=标称）

2

参数

输入电容

I / O容量

符号

C

IN

C

I / O

信号的

A， CE1 ， CE2 ， WE ， OE

I / O

测试条件

V

IN

= 0V

V

IN

= V

OUT

= 0V

最大

5

7

单位

pF

9/26/02; 0.9.9

半导体联盟

9 P. 3

AS7C1024A

AS7C31024A

读周期（在整个工作范围内）

参数

读周期时间

地址访问时间

芯片使能（ CE1 ）访问时间

芯片使能（ CE2 ）访问时间

输出使能（ OE ）访问时间

从地址变更输出保持

CE1低到低Z输出

CE2高到低Z输出

CE1低到高Z输出

CE2低到高Z输出

OE低到低Z输出

OE高到高Z输出

电时间

关机时间

符号

t

RC

t

AA

t

ACE1

t

ACE2

t

OE

t

OH

t

CLZ1

t

CLZ2

t

CHZ1

t

CHZ2

t

OLZ

t

OHZ

t

PU

t

PD

-10

最小最大

10

–

10

–

10

–

10

–

5

2

–

0

–

0

–

3

–

3

0

–

3

0

–

10

-12

最小最大

12

–

12

–

12

–

12

–

6

3

–

0

–

0

–

3

–

3

0

–

3

0

–

12

-15

最小最大

15

–

15

–

15

–

15

–

7

3

–

0

–

0

–

4

–

4

0

–

4

0

–

15

-20

最小最大

20

–

20

–

20

–

20

–

8

3

–

0

–

0

–

5

–

5

0

–

5

0

–

20

单位

ns

笔记

3

3, 12

5

4, 5, 12

4, 5

4, 5, 12

关键开关波形

瑞星输入

下降输入

未定义/无所谓

读取波形1 （地址控制）

t

RC

地址

D

OUT

t

AA

数据有效

t

OH

读取波形2 （ CE1 ， CE2和OE控制）

CE1

CE2

OE

D

OUT

当前

供应

t

ACE1

,

tACE2

t

CLZ1

, t

CLZ2

t

PU

数据有效

t

PD

50%

I

CC

I

SB

t

OE

t

OLZ

t

OHZ

t

CHZ1

, t

CHZ2

t

RC1

9/26/02; 0.9.9

半导体联盟

9 P. 4

AS7C1024A

AS7C31024A

写周期（在整个工作范围内）

参数

写周期时间

芯片使能（ CE1 ）写结束

芯片使能（ CE2 ）写结束

地址设置写到底

地址建立时间

把脉冲宽度

写恢复时间

从写结束地址保持

有效的数据写入结束

数据保持时间

写使能到输出中高Z

从输出的写端活跃

符号

t

WC

t

CW1

t

CW2

t

AW

t

AS

t

WP

t

WR

t

AH

t

DW

t

DH

t

WZ

t

OW

-10

最小最大

10

–

8

–

8

–

8

–

0

–

7

–

0

–

0

5

0

–

1

–

6

–

-12

最小最大

12

–

10

–

10

–

9

–

0

–

8

–

0

–

0

6

0

–

1

–

6

–

-15

最小最大

15

–

12

–

12

–

10

–

0

–

9

–

0

–

0

8

0

–

1

–

6

–

-20

最小最大

20

–

12

–

12

–

12

–

0

–

12

–

0

–

0

10

0

–

2

–

8

–

单位

ns

笔记

12

4, 5

写波形1 （我们控制）

t

WC

t

AW

地址

t

WP

WE

t

AS

D

IN

t

WZ

D

OUT

t

DW

数据有效

t

OW

t

DH

t

WR

t

AH

写波形2 （ CE1和CE2控制）

t

AW

地址

t

AS

CE1

CE2

t

WP

WE

t

WZ

D

IN

D

OUT

t

DW

数据有效

t

DH

t

CW1

, t

CW2

t

WC

t

AH

t

WR

9/26/02; 0.9.9

半导体联盟

9第5页