v5.2

的ProASIC

加

闪存系列FPGA

特点和优点

大容量

商业和工业

75,000至1万个系统门

双端口SRAM的27 K至198千比特

66至712的用户I / O的

300万到100万系统门

双端口SRAM的72 K至198千比特

158到712用户I / O

0.22微米4 LM基于闪存的CMOS工艺

上电即行（LAPU ） 0级支持

单芯片解决方案

没有配置设备所需

保持在掉电/上循环编程设计

军用/航空器件工作在整个军用温度

范围

3.3 V ， 32位PCI ，高达50 MHz （ 33 MHz的对军事

温度）

两个集成的PLL

外部系统的性能高达150 MHz

业内最有效的安全密钥（的FlashLock

)

低阻抗的Flash开关

分段分层路由结构

小型，高效，可配置（组合或时序）

逻辑单元

APA450

450,000

12,288

108 k

48

2

2

4

48

344

是的

是的

–

208

456

144, 256, 484

APA600

1

600,000

21,504

126 k

56

2

2

4

56

454

是的

是的

–

208

456

256, 484, 676

208, 352

624

APA750

750,000

32,768

144 k

64

2

2

4

64

562

是的

是的

–

208

456

676, 896

高性能路由层次

超快速的本地和长途线网络

高速超长线网络

高性能，低偏移，分割的全球网络

100％的可路由与利用

在每个输入施密特触发器选项

2.5 V / 3.3 V的支持与个人可选择的电压和

压摆率

双向全球的I / O

符合PCI规范修订版2.2

边界扫描测试IEEE标准。 1149.1 （ JTAG ）标准

在整个的ProASIC引脚兼容的软件包

PLUS

家庭

PLL与灵活相，乘法/除法和延迟

能力

内部和/或外部动态配置PLL

两个LVPECL差分对的时钟或数据输入

灵活性与行业标准的前端工具的选择

通过前端定时和门有效的优化设计

在系统通过JTAG端口编程（ISP ）

ACTgen网表生成确保优化使用

嵌入式存储器块

24 SRAM和FIFO配置，同步和

异步操作高达150 MHz （典型值）

I / O

军事

编程的Flash技术

独特的时钟调节电路

标准FPGA和ASIC设计流程

ISP支持

静态存储器和FIFO

性能

安全编程

低功耗

表1 -

的ProASIC

PLUS

产品廓

设备

APA075

APA150

APA300

1

最大的系统门

75,000

150,000

300,000

瓷砖（寄存器）

3,072

6,144

8,192

嵌入式RAM位（ K = 1,024位）

27 k

36k

72 k

嵌入式RAM块（ 256x9 ）

12

16

32

LVPECL

2

2

2

PLL

2

2

2

全球网络

4

4

4

最大时钟

24

32

32

最大用户I / O

158

242

290

JTAG ISP

是的

是的

是的

PCI

是的

是的

是的

包

（按引脚数）

TQFP

100, 144

100

–

PQFP

208

208

208

PBGA

–

456

456

FBGA

144

144, 256

144, 256

2

CQFP

208, 352

CCGA / LGA

2

注意事项：

1.可作为商业/工业和军事/ MIL- STD- 883B设备。

2.这些软件包仅适用于军事/ MIL- STD- 883B设备。

APA1000

1

1,000,000

56,320

198 k

88

2

2

4

88

712

是的

是的

–

208

456

896, 1152

208, 352

624

2005年12月

2005 Actel公司

i

的ProASIC

PLUS

闪存系列FPGA

订购信息

APA1000

_

F

FG

G

1152

I

应用程序（环境温度范围）

空白=商业（ 0 ° C至+ 70 ° C）

I =工业级（ -40 ° C至+ 85°C ）

PP =生产前

ES =工程硅（室温专用）

M =军事（ -55 ℃至125℃ ）

B = MIL - STD- 883 B类

封装引脚数

无铅封装

空白=标准包装

G =符合RoHS （环保）包装

套餐类型

TQ =薄型四方扁平封装（ 0.5mm间距）

PQ =塑料方形扁平封装（ 0.5mm间距）

FG =细间距球栅阵列（ 1.0mm间距）

BG =塑封球栅阵列（ 1.27mm间距）

CQ =陶瓷四方扁平封装（ 1.05毫米间距）

CG =陶瓷柱栅阵列（ 1.27mm间距）

LG =栅格阵列（1.27 mm间距）

速度等级

空白=标准速度

F =比标准慢20 ％

产品型号

APA075

APA150

APA300

APA450

APA600

APA750

APA1000

=

=

=

=

=

=

=

75000等效系统门

15万等效系统门

30万等效系统门

45万等效系统门

60万等效系统门

75万等效系统门

百万等效系统门

塑料设备资源

用户I / O

2

商业/工业

设备

军事

TQFP

TQFP

PQFP

PBGA FBGA FBGA FBGA FBGA封装FBGA

FBGA

CQFP

CQFP CCGA / LGA

100针144针208针456针144针256针484针676针896针1152针208针352针624针

APA075

APA150

APA300

APA450

APA600

APA750

APA1000

66

66

107

158

158

158

158

158

158

158

242

290

344

356

356

356

100

100

100

100

186

3

186

3

186

3

186

3

344

3

370

3

454

454

562

4

642

4

712

4

158

248

440

158

248

440

158

248

注意事项：

1.包装说明： TQFP =薄型四方扁平封装， PQFP =塑封四方扁平封装， PBGA =塑封球栅阵列， FBGA =细间距球栅

阵， CQFP =陶瓷四方扁平封装， CCGA =陶瓷柱栅阵列， LGA =栅格阵列

2.每对PECL的I / O被算作一个用户I / O 。

3. FG256和FG484是引脚兼容封装。

4. FG896和FG1152是引脚兼容封装。

ii

v5.2

的ProASIC

PLUS

闪存系列FPGA

一般原则

本数据表最高性能的数字是基于特征的数据。 Actel公司不保证

业绩超出数据表中规定的限值。

温度等级奉献

包

商业/工业

TQ100

TQ144

PQ208

BG456

FG144

FG256

FG484

FG676

FG896

FG1152

军事

CQ208

CQ352

CG624

注意：

C =商用

I =工业

M =军事

B = MIL - STD- 883

M，B

M，B

M，B

M，B

M，B

M，B

M，B

M，B

C，我

C，我

C，我

C，我

C，我

C，我

C，我

C，我

C， I，M

C， I，M

C，我

C，我

C，我

C，我

C，我

C，我

C，我

C，我

C，我

C，我

C，我

C，我

C，我

C，我

C， I，M

C， I，M

C，我

C，我

C， I，M

C， I，M

C，我

APA075

APA150

APA300

APA450

APA600

APA750

APA1000

速度等级和温度矩阵

–F

C

I

M，B

注意：

C =商用

I =工业

M =军事

B = MIL - STD- 883

标准。

v5.2

iii

的ProASIC

PLUS

闪存系列FPGA

目录

概述

的ProASIC

PLUS

体系结构。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-2

定时控制及特点。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-13

示例实现。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-16

可调时钟延时。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-16

时钟偏移最小化。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-16

PLL电气规格。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-21

设计环境。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-27

ISP 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-27

相关文档。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-28

封装的热特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-29

计算典型功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-30

工作条件。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-33

三态缓冲器延迟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-42

输出缓冲器延迟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

输入缓冲器的延迟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

全球输入缓冲器的延迟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

预测全球路由延迟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

1-44

1-46

1-48

1-50

全球路由倾斜。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-50

模块的延迟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-51

示例宏单元库列表。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-51

嵌入式内存规格。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-54

引脚说明。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1-73

推荐的设计实践V

PN

/V

PP

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-74

封装引脚分配

100引脚TQFP 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-1

144引脚TQFP封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-3

208引脚PQFP 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-5

208引脚CQFP 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-12

352引脚CQFP 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-16

456引脚PBGA 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-22

144引脚FBGA 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-37

256引脚FBGA 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-40

484引脚FBGA 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-45

676引脚FBGA 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-51

896引脚FBGA 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-59

1152引脚FBGA 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-69

624引脚CCGA / LGA 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2-81

数据表信息

更改列表。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3-1

数据表类别。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3-7

出口管理条例（ EAR ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3-7

iv

v5.2

的ProASIC

PLUS

闪存系列FPGA

概述

的的ProASIC

PLUS

器件系列， Actel的二线

新一代闪存的FPGA ，提供了增强的性能

在Actel公司的ProASIC家庭。它结合了优势

的ASIC与可编程器件的好处的

通过非易失性Flash技术。这使得

工程师可以创建使用现有的高密度系统

ASIC或FPGA设计流程和工具。此外，该

的ProASIC

PLUS

家人提供了一个独特的时钟调节

电路基于两个板上锁相环（ PLL）的。

该系列提供了高达100万系统门，

用双端口SRAM高达198千比特和向上支撑

以712个用户I / O的，均提供50 MHz的PCI性能。

优势

to

该

设计师

扩展

外

性能。与基于SRAM的FPGA ，四级

路由层次简化路由，而使用Flash

技术允许所有的功能是住在上电

了。无需外部引导PROM需要支持的设备

编程。而板载的安全机制

PREVENT

ACCESS

to

该

节目

资料显示，

重新编程可在系统中进行，以支持

未来的设计迭代和现场升级。该设备的

架构减轻了ASIC移植的复杂性

在更高的用户容量。这使的ProASIC

PLUS

一个成本

在网络应用中有效的解决方案，

通信，计算机和电子设备市场。

的的ProASIC

PLUS

家庭实现其非易失性和

通过先进的基于闪存的可重编程

0.22

m

LVCMOS过程四层金属。

标准的CMOS设计技术被用来

执行逻辑和控制功能，包括

PLL和LVPECL输入。这导致在可预见的

性能与门阵列兼容。

的的ProASIC

PLUS

架构提供粒度

堪比门阵列。设备核心包括一个

海中，瓷砖

。每个区域可以被配置为一个触发器，

锁存器，或三输入/单输出的逻辑函数通过

编程相应的Flash开关。该

精细粒度的组合，灵活的路由

资源和丰富的闪光灯开关允许100 ％

利用率和95％以上可路由的高度拥挤

设计。瓷砖和更大的功能是相互关联的

通过四路由层次。

嵌有双端口SRAM模块内置FIFO / RAM

控制逻辑可以具有用户定义的深度和宽度。

用户还可以选择编程为同步或

异步操作，以及奇偶世代或

检查。

独特的时钟调节电路中的每个设备

包括两个时钟调节块。每块

提供了一个PLL内核，延迟线，相移（0° ，90°，

180 °，270° ） ，和时钟乘法器/除法器，以及

电路需要提供双向访问

PLL 。 PLL模块包含四个可编程

分频器允许输入时钟信号

通过大范围的因素可分为从1到64 。

时钟调节电路也延误或推进

输入参考时钟高达8纳秒（在增量

0.25纳秒） 。该PLL可以在内部配置或

外部操作过程中无需重新设计或者

重编程的一部分。除了PLL的，有

两个LVPECL差分输入对，以适应

高速时钟和数据输入。

为了支持更全面的客户需求，

较低的成本，电路板级测试， Actel公司的ProASIC

PLUS

设备完全兼容IEEE标准1149.1

用于测试访问端口和边界扫描测试架构。

对于有关的Flash FPGA的详细信息

实现，请参考

"Boundary扫描

（ JTAG ） "第1-11页。

的ProASIC

PLUS

设备可在各种高

性能的塑料封装。这些包和

上面所讨论的性能特征描述于

在以下各节中更详细地。

v5.2

1-1