AND8079/D
一种低成本的DDR内存
使用电源
NCP1571同步降压
转换器和一个LM358
基于线性电压
调节器
吉姆Lepkowski ：编制
高级应用工程师
http://onsemi.com
应用说明
介绍
本应用笔记介绍了一种低成本的电源
电路对DDR（双倍数据速率）存储器系统。该
设计是基于NCP1570 / NCP1571低压
同步降压转换器。创建该参考设计
以评价该系统采用一个3.80 “ 2.15 ” 2层印刷
电路板，一个小尺寸的解决方案以优化
节约成本。
DDR存储器带来了新的挑战，以电源
通过要求的2.5 V高效率的主电源（V
dd
）和A
第二电压（V
tt
）的准确跟踪一半的V
dd
（即1.25 V ），它能够进行采购和下沉
电流。此外，第三电压是必需的（Ⅴ
REF
）表示
还跟踪V
dd
/ 2 。低电压同步降压
转换器是用来创建一个8.0在2.5伏的输出，而
V
tt
和V
REF
采用了独特的操作创建的电压
放大器的线性稳压电路。该演示电路
是专为低功耗DDR系统，如桌面
个人计算机，但该电路的输出功率能力可
增加与外部电感器的选择和
电容器高功率系统如PC工作站。
DDR存储器电源要求
图1示出在DDR的简化示意图
存储器系统。电压V
dd
权力的存储器IC ，在
除了缓冲器的接口电路。终止
电压V
tt
用于上拉电阻器，并且必须能够
要么汇或源电流。例如，如果所有的
驱动电路是在逻辑高状态（即V
OH
= V
dd
=
2.5 V）时， VTT电源必须吸收电流，以
维持其1.25五相反，如果所有的驱动电路是
在逻辑低状态（即V
OL
= V
ss
= 0 V）时， VTT电源将
要输出电流，因为终端电阻会
被有效地连接到地。
V
dd
V
tt
= V
dd
/2
RT
25
接收器
RS
发射机
22
V
REF
图1. DDR内存原理示意图
V
tt
等于V
dd
/ 2 ，而不是V
dd
为了节省功率。
耗散在电阻器的功率等于电压
的平方除以所述总线的电阻，从而终止
V的电压
dd
/ 2提供了四种省电的一个因素。
第三电压用作参考电压施加到
该接收器IC的差分放大器输入部分。
规格为DDR内存的总结
系统被列在下面。瞬态要求不
在业界JEDEC标准中定义。
DDR
电压
V
dd
V
tt
产量
电压
2.5 V
V
dd
/2
(^1.25 V)
V
dd
/2
公差
"200
mV
V
dd
/2
＆ QUOT ;
3%
(1.250 V
＆ QUOT ;
37.5毫伏）
V
tt
＆ QUOT ;
40毫伏
输出电流
8.0 A
"2.0
A
（库源）
5.0毫安
V
REF
半导体元件工业有限责任公司， 2002年
1
2002年10月 - 第1版
出版订单号：
AND8079/D
AND8079/D
不少业内专家预测， DDR内存
即将成为台式电脑的标准，与
笔记本电脑不久之后。新一代DDR- II
代系统可能有一个下侧的V
dd
电压
1.8 V与V
tt
和V
REF
电压等于900毫伏。这
较低的电压将被要求满足消费者的
对于更多的存储器需求，而不大量增加
所需的功率。
电源电压（V
dd
)
在V
dd
2.5 V电源的NCP1571创建
低电压同步降压控制器。该NCP1571
控制器包含用于同步所需的电路
N沟道MOSFET降压稳压器。在V
2
t
控制
方法是用来实现一个快速的200ns瞬态响应
和一个输出调节
±1.0%.
IC可以工作在一个固定的
200 kHz的内部频率。此外， NCP1571
提供以下功能：欠压锁定
保护，可编程软启动，电源良好信号
延迟和过压保护。需要注意的NCP1570和
NCP1571在功能和引脚对引脚等效的。该
NCP1571的欠压锁定操作（ UVLO ）
功能已被修改为需要的应用
除了主电源并联备用电源
由降压转换器提供。
端接电源电压（V
tt
）和参考
电压（V
REF
)
在V
tt
电源电压等于二分之一的Vdd的
电压，或约1.25五运算放大器
U
2A
和U
2B
功能电压跟随器来创建V
tt
电压。输入至U
2B
由电阻电压产生
由R分频器形成
5
和R
6
并划分2.5 V V
dd
供给由两个形成在V
REF
基准电压。此外，U
2B
提供过滤，以去除任何高频的
开关噪声是导致从同步降压
转换器。在V
tt
接U形成电路的输出
2A
和
晶体管Q1
4
和Q
5
轨道上的电压在非反相
借助于电压跟随器电路的终端
配置。因此，在V的电压的输出
tt
供应
被引用到2.5 V V 50％
dd
供给，而不是一个
绝对的1.25 V参考。
在V的漏极和源极的能力
tt
供应提供
通过MOSFET的Q
4
和Q
5
这是用于延长
运算放大器电路的电流能力。当
在V
tt
电源在运行的灌电流模式，Q
4
为“OFF”和Q
5
为“ON” 。 u的输出
2A
将处于
负电压（即-5.0 V） ，以控制在V
gs
的
P沟道MOSFET （Q
5
）为了保持在V
tt
电压为1.25 V.在一个类似的方式中，V时
tt
供应
在操作中的电流源模式中，Q
4
是“ON”和
Q
5
为“OFF” 。 u的输出
2A
将达到一个正电压
（即， + 4.5伏），以控制在V
gs
所述N沟道MOSFET的
(Q
5
）为了保持在V
tt
1.25 V.电阻上的电压
R
7
用于隔离的U输出
2B
从V
tt
和体
电容C
20
.
运算放大器和能力的转换率
的大电容保持电压1.25 V下
负载条件控制在V的瞬态响应
tt
控制环路。需要注意的是大电容保持V
tt
电压约1.25 V ;因此，运算
放大器仅需要杀死它的输出相对较小的
量;因此，对相对较慢的转换速率
LM358运算放大器是不能在一个限制因素
设计。
待机功耗工作
该演示板具有规定提供的
操作低功耗待机模式的DDR内存
系统。此模式可用于提供一个2.5V的低
电流的待机电压为存储器IC当主
5.0 V输入电源不可用。一个MC33375 （U
3
)
300毫安低压差稳压器（ LDO ）的选择
为设计人员提供了2.5V的备用电源。该
MC33375具有一个开/关使能引脚，并且可以在一个
SOT- 223封装。待机性能
监管机构并未证实。
Q
1
中， N沟道MOSFET ，用作二极管，以防止
电流流回到主5.0伏的输入电源
在待机模式期间。该MOSFET被选择，而不是
为了最小化电压降的肖特基二极管的
二极管和功率消耗。
http://onsemi.com
2
AND8079/D
组件选择
输入电感
在输入电感器（L
IN
）被用于隔离输入功率
从供给的降压型稳压器的开关部分。 L
IN
也限制了浪涌电流成批量输入电容
并限制了输入电流转换速率所导致的
瞬态负载。电感器的块中的纹波电流和
传输的瞬变电流要求的大容量的输入
电容器组。
设计公式对于L
IN
下面列出了与对
纵容1.0电感
mH
被选择。截止
二阶LC滤波器的频率提供了足够的
衰减的200 kHz的开关频率
NCP1571.
DV
LIN
+
+
5 V
*
2.5 V
10 A
（DI DT ） MAX
f
*
3db
+
2p
+
216赫兹
1
+
2p
林CIN
5
ms
+
1.25
mH
1
1
mH
输出电容
输出电容被选择为满足期望的
输出纹波的要求。关键规格
电容是其ESR（等效串联电阻）和
ESL （等效串联电感） 。为了获得一
良好的瞬态响应，低价值/高组合
高频陶瓷电容和大容量电解
电容器被放置在尽可能靠近负载成为可能。
负载电流的瞬态过程中的电压变化是：
DV
OUT
+
DI
OUT
^
DI
OUT
ESL
)
ESR
)
tr
Dt
COUT
ESR
经验数据表明，大多数的输出电压的
变化而导致的负载电流瞬变是
由电容器的ESR测定;因此，最大
允许的ESR可以从以下近似
方程。
ESR最大
^
DV
OUT
+
75毫伏
+
7.5毫瓦
10 A
DI
OUT
5400
mF
其中：
L
IN
=输入电感
C
IN
=大容量输入电容（S ）
的di / dt = 10 A 5.0
ms
输入电容
输入滤波电容提供充电储层
由于脉动最小的电源电压变化
电流流过MOSFET 。输入电容
选择主要是为了满足纹波电流额定值
电容器。
该设计方程如下所示。
ICIN （ RMS ）
+
D
+
.5
(1
*
.5)
(1
*
D)
102
+
5 A
Iout2
电容器的数目，通过使用计算出的
下面列出的方程。
电容器的数量
+
ESRCAP
+
19毫瓦
+
2.5
7.5毫瓦
ESR最大
中的Rubycon 6.3 V 1800的ESR
mF
电容是
在19毫瓦规定;因此，3个电容器中所使用的
设计。
MOSFET选择
输出开关MOSFET是基于栅极所拣选
充电/栅源阈值电压，栅极电容，在
电阻，电流等级和的热容量
封装。在此DDR设计中， MOSFET的被选择用于
经济上的原因，有一个电流和功率额定值
是不是需要这样的设计要好得多。此外，该
选择进行验证的MOSFET通过测量热
在PCB上的器件的特性。
用于选择功耗设计公式
的MOSFET如下。
P
+
IMAX2
RDS （ ON）
VDS
2
I
D
)
最大
Tf
FS
VDS
2
Tr
FS
其中：
D =占空比= V
OUT
/V
IN
= 2.5 V/5.0 V = 0.5
I
OUT
=最大输出电流
在的Rubycon 10 V 1800
mf
电容器具有波纹
2.55 A.因此，电流额定值只有2电容器被
需要满足纹波要求;然而， 3
电容器被选为保守。
输出电感
在选择了输出滤波电感的主要标准
(L
OUT
）是提供给负载令人满意的响应
瞬变。电感会影响输出电压纹波
通过限制的速率的电流既可以增加
或减少。用于选择L时设计方程
OUT
is
下面列出。 2.2一个
mH
电感器被选作设计。
糊涂人
+
（VIN
*
VOUT ）
DI
+
2.5
mH
tr
+
(5 V
*
2.5 V)
10 A
10
ms
I
)
最大
其中：
T
r
=上升时间或开启MOSFET的时间
T
f
=下降时间或关断MOSFET的时间
F
S
=开关频率
其中：
TR =输出瞬态负载时间
http://onsemi.com
4
AND8079/D
肖特基二极管的同步MOSFET
降压转换器的效率可被提高
稍放置一个肖特基二极管（D
1
）在与平行
底部MOSFET （Q
3
） 。 Q的体二极管
3
用于
在非重叠的时间导通电流时，两
顶（Q
2
）和底部（Q
3
）的MOSFET被关断。但
因为非重叠时间只有大约50毫微秒
为NCP1571的200千赫的开关速度，效率
储蓄将只有约1.0 ％ 。该
演示板包括了D上规定
1
;不过，
该电路的性能未在本试验
二极管。
实验结果
示范PCB的实验结果
通过20。图3示出在图4示出了测试装置
用于创建当前负载瞬变对于V
tt
供应
电压。对于V的瞬态电流负载测试
dd
和V
tt
使用菊水电子创建电源电压
负载控制器。除非另有说明，在标准测试条件
如下表所示：
1.环境温度= 23_C
2. V
dd
负载电流（I
VDD
) = 8.0 A
3. V
tt
负载电流（I
VTT
） = 1.25的源中加载
4. V
REF
负载电流（I
REF
） = 2.5毫安
5. 5.0 V输入电压= 5.00 V
6. 12 V输入电压= 12.00 V
7， -12 V输入电压= -12.00 V
V
tt
DDR电路
2.5 V
V
dd
Q4
-
+
2.0 A
直流电流源
V
REF
U2A
-
OUT
+
R7
+
C22
Q5
+
C23
+
-
V
tt
脉动电流源
脉冲宽度= 100毫秒
周期= 200毫秒
L1 = 0
L2 = 4.0
上升时间= 50
ms
下降时间= 50
ms
直流电流源
2 .0 A
2.0 A
V
tt
电路
0A
脉动电流源
2.0 A电流接收器测试
V
tt
V
tt
电路
直流电流源
2 .0 A
2.0 A
V
tt
4A
脉动电流源
2.0 A电流源测试
图3. V
tt
瞬态负载测试设置为2.0 A片，以2.0 A源测试
http://onsemi.com
5
AND8079/D
一种低成本的DDR内存
使用电源
NCP1571同步降压
转换器和一个LM358
基于线性电压
调节器
吉姆Lepkowski ：编制
高级应用工程师
http://onsemi.com
应用说明
介绍
本应用笔记介绍了一种低成本的电源
电路对DDR（双倍数据速率）存储器系统。该
设计是基于NCP1570 / NCP1571低压
同步降压转换器。创建该参考设计
以评价该系统采用一个3.80 “ 2.15 ” 2层印刷
电路板，一个小尺寸的解决方案以优化
节约成本。
DDR存储器带来了新的挑战，以电源
通过要求的2.5 V高效率的主电源（V
dd
）和A
第二电压（V
tt
）的准确跟踪一半的V
dd
（即1.25 V ），它能够进行采购和下沉
电流。此外，第三电压是必需的（Ⅴ
REF
）表示
还跟踪V
dd
/ 2 。低电压同步降压
转换器是用来创建一个8.0在2.5伏的输出，而
V
tt
和V
REF
采用了独特的操作创建的电压
放大器的线性稳压电路。该演示电路
是专为低功耗DDR系统，如桌面
个人计算机，但该电路的输出功率能力可
增加与外部电感器的选择和
电容器高功率系统如PC工作站。
DDR存储器电源要求
图1示出在DDR的简化示意图
存储器系统。电压V
dd
权力的存储器IC ，在
除了缓冲器的接口电路。终止
电压V
tt
用于上拉电阻器，并且必须能够
要么汇或源电流。例如，如果所有的
驱动电路是在逻辑高状态（即V
OH
= V
dd
=
2.5 V）时， VTT电源必须吸收电流，以
维持其1.25五相反，如果所有的驱动电路是
在逻辑低状态（即V
OL
= V
ss
= 0 V）时， VTT电源将
要输出电流，因为终端电阻会
被有效地连接到地。
V
dd
V
tt
= V
dd
/2
RT
25
接收器
RS
发射机
22
V
REF
图1. DDR内存原理示意图
V
tt
等于V
dd
/ 2 ，而不是V
dd
为了节省功率。
耗散在电阻器的功率等于电压
的平方除以所述总线的电阻，从而终止
V的电压
dd
/ 2提供了四种省电的一个因素。
第三电压用作参考电压施加到
该接收器IC的差分放大器输入部分。
规格为DDR内存的总结
系统被列在下面。瞬态要求不
在业界JEDEC标准中定义。
DDR
电压
V
dd
V
tt
产量
电压
2.5 V
V
dd
/2
(^1.25 V)
V
dd
/2
公差
"200
mV
V
dd
/2
＆ QUOT ;
3%
(1.250 V
＆ QUOT ;
37.5毫伏）
V
tt
＆ QUOT ;
40毫伏
输出电流
8.0 A
"2.0
A
（库源）
5.0毫安
V
REF
半导体元件工业有限责任公司， 2002年
1
2002年10月 - 第1版
出版订单号：
AND8079/D
AND8079/D
不少业内专家预测， DDR内存
即将成为台式电脑的标准，与
笔记本电脑不久之后。新一代DDR- II
代系统可能有一个下侧的V
dd
电压
1.8 V与V
tt
和V
REF
电压等于900毫伏。这
较低的电压将被要求满足消费者的
对于更多的存储器需求，而不大量增加
所需的功率。
电源电压（V
dd
)
在V
dd
2.5 V电源的NCP1571创建
低电压同步降压控制器。该NCP1571
控制器包含用于同步所需的电路
N沟道MOSFET降压稳压器。在V
2
t
控制
方法是用来实现一个快速的200ns瞬态响应
和一个输出调节
±1.0%.
IC可以工作在一个固定的
200 kHz的内部频率。此外， NCP1571
提供以下功能：欠压锁定
保护，可编程软启动，电源良好信号
延迟和过压保护。需要注意的NCP1570和
NCP1571在功能和引脚对引脚等效的。该
NCP1571的欠压锁定操作（ UVLO ）
功能已被修改为需要的应用
除了主电源并联备用电源
由降压转换器提供。
端接电源电压（V
tt
）和参考
电压（V
REF
)
在V
tt
电源电压等于二分之一的Vdd的
电压，或约1.25五运算放大器
U
2A
和U
2B
功能电压跟随器来创建V
tt
电压。输入至U
2B
由电阻电压产生
由R分频器形成
5
和R
6
并划分2.5 V V
dd
供给由两个形成在V
REF
基准电压。此外，U
2B
提供过滤，以去除任何高频的
开关噪声是导致从同步降压
转换器。在V
tt
接U形成电路的输出
2A
和
晶体管Q1
4
和Q
5
轨道上的电压在非反相
借助于电压跟随器电路的终端
配置。因此，在V的电压的输出
tt
供应
被引用到2.5 V V 50％
dd
供给，而不是一个
绝对的1.25 V参考。
在V的漏极和源极的能力
tt
供应提供
通过MOSFET的Q
4
和Q
5
这是用于延长
运算放大器电路的电流能力。当
在V
tt
电源在运行的灌电流模式，Q
4
为“OFF”和Q
5
为“ON” 。 u的输出
2A
将处于
负电压（即-5.0 V） ，以控制在V
gs
的
P沟道MOSFET （Q
5
）为了保持在V
tt
电压为1.25 V.在一个类似的方式中，V时
tt
供应
在操作中的电流源模式中，Q
4
是“ON”和
Q
5
为“OFF” 。 u的输出
2A
将达到一个正电压
（即， + 4.5伏），以控制在V
gs
所述N沟道MOSFET的
(Q
5
）为了保持在V
tt
1.25 V.电阻上的电压
R
7
用于隔离的U输出
2B
从V
tt
和体
电容C
20
.
运算放大器和能力的转换率
的大电容保持电压1.25 V下
负载条件控制在V的瞬态响应
tt
控制环路。需要注意的是大电容保持V
tt
电压约1.25 V ;因此，运算
放大器仅需要杀死它的输出相对较小的
量;因此，对相对较慢的转换速率
LM358运算放大器是不能在一个限制因素
设计。
待机功耗工作
该演示板具有规定提供的
操作低功耗待机模式的DDR内存
系统。此模式可用于提供一个2.5V的低
电流的待机电压为存储器IC当主
5.0 V输入电源不可用。一个MC33375 （U
3
)
300毫安低压差稳压器（ LDO ）的选择
为设计人员提供了2.5V的备用电源。该
MC33375具有一个开/关使能引脚，并且可以在一个
SOT- 223封装。待机性能
监管机构并未证实。
Q
1
中， N沟道MOSFET ，用作二极管，以防止
电流流回到主5.0伏的输入电源
在待机模式期间。该MOSFET被选择，而不是
为了最小化电压降的肖特基二极管的
二极管和功率消耗。
http://onsemi.com
2
AND8079/D
组件选择
输入电感
在输入电感器（L
IN
）被用于隔离输入功率
从供给的降压型稳压器的开关部分。 L
IN
也限制了浪涌电流成批量输入电容
并限制了输入电流转换速率所导致的
瞬态负载。电感器的块中的纹波电流和
传输的瞬变电流要求的大容量的输入
电容器组。
设计公式对于L
IN
下面列出了与对
纵容1.0电感
mH
被选择。截止
二阶LC滤波器的频率提供了足够的
衰减的200 kHz的开关频率
NCP1571.
DV
LIN
+
+
5 V
*
2.5 V
10 A
（DI DT ） MAX
f
*
3db
+
2p
+
216赫兹
1
+
2p
林CIN
5
ms
+
1.25
mH
1
1
mH
输出电容
输出电容被选择为满足期望的
输出纹波的要求。关键规格
电容是其ESR（等效串联电阻）和
ESL （等效串联电感） 。为了获得一
良好的瞬态响应，低价值/高组合
高频陶瓷电容和大容量电解
电容器被放置在尽可能靠近负载成为可能。
负载电流的瞬态过程中的电压变化是：
DV
OUT
+
DI
OUT
^
DI
OUT
ESL
)
ESR
)
tr
Dt
COUT
ESR
经验数据表明，大多数的输出电压的
变化而导致的负载电流瞬变是
由电容器的ESR测定;因此，最大
允许的ESR可以从以下近似
方程。
ESR最大
^
DV
OUT
+
75毫伏
+
7.5毫瓦
10 A
DI
OUT
5400
mF
其中：
L
IN
=输入电感
C
IN
=大容量输入电容（S ）
的di / dt = 10 A 5.0
ms
输入电容
输入滤波电容提供充电储层
由于脉动最小的电源电压变化
电流流过MOSFET 。输入电容
选择主要是为了满足纹波电流额定值
电容器。
该设计方程如下所示。
ICIN （ RMS ）
+
D
+
.5
(1
*
.5)
(1
*
D)
102
+
5 A
Iout2
电容器的数目，通过使用计算出的
下面列出的方程。
电容器的数量
+
ESRCAP
+
19毫瓦
+
2.5
7.5毫瓦
ESR最大
中的Rubycon 6.3 V 1800的ESR
mF
电容是
在19毫瓦规定;因此，3个电容器中所使用的
设计。
MOSFET选择
输出开关MOSFET是基于栅极所拣选
充电/栅源阈值电压，栅极电容，在
电阻，电流等级和的热容量
封装。在此DDR设计中， MOSFET的被选择用于
经济上的原因，有一个电流和功率额定值
是不是需要这样的设计要好得多。此外，该
选择进行验证的MOSFET通过测量热
在PCB上的器件的特性。
用于选择功耗设计公式
的MOSFET如下。
P
+
IMAX2
RDS （ ON）
VDS
2
I
D
)
最大
Tf
FS
VDS
2
Tr
FS
其中：
D =占空比= V
OUT
/V
IN
= 2.5 V/5.0 V = 0.5
I
OUT
=最大输出电流
在的Rubycon 10 V 1800
mf
电容器具有波纹
2.55 A.因此，电流额定值只有2电容器被
需要满足纹波要求;然而， 3
电容器被选为保守。
输出电感
在选择了输出滤波电感的主要标准
(L
OUT
）是提供给负载令人满意的响应
瞬变。电感会影响输出电压纹波
通过限制的速率的电流既可以增加
或减少。用于选择L时设计方程
OUT
is
下面列出。 2.2一个
mH
电感器被选作设计。
糊涂人
+
（VIN
*
VOUT ）
DI
+
2.5
mH
tr
+
(5 V
*
2.5 V)
10 A
10
ms
I
)
最大
其中：
T
r
=上升时间或开启MOSFET的时间
T
f
=下降时间或关断MOSFET的时间
F
S
=开关频率
其中：
TR =输出瞬态负载时间
http://onsemi.com
4
AND8079/D
肖特基二极管的同步MOSFET
降压转换器的效率可被提高
稍放置一个肖特基二极管（D
1
）在与平行
底部MOSFET （Q
3
） 。 Q的体二极管
3
用于
在非重叠的时间导通电流时，两
顶（Q
2
）和底部（Q
3
）的MOSFET被关断。但
因为非重叠时间只有大约50毫微秒
为NCP1571的200千赫的开关速度，效率
储蓄将只有约1.0 ％ 。该
演示板包括了D上规定
1
;不过，
该电路的性能未在本试验
二极管。
实验结果
示范PCB的实验结果
通过20。图3示出在图4示出了测试装置
用于创建当前负载瞬变对于V
tt
供应
电压。对于V的瞬态电流负载测试
dd
和V
tt
使用菊水电子创建电源电压
负载控制器。除非另有说明，在标准测试条件
如下表所示：
1.环境温度= 23_C
2. V
dd
负载电流（I
VDD
) = 8.0 A
3. V
tt
负载电流（I
VTT
） = 1.25的源中加载
4. V
REF
负载电流（I
REF
） = 2.5毫安
5. 5.0 V输入电压= 5.00 V
6. 12 V输入电压= 12.00 V
7， -12 V输入电压= -12.00 V
V
tt
DDR电路
2.5 V
V
dd
Q4
-
+
2.0 A
直流电流源
V
REF
U2A
-
OUT
+
R7
+
C22
Q5
+
C23
+
-
V
tt
脉动电流源
脉冲宽度= 100毫秒
周期= 200毫秒
L1 = 0
L2 = 4.0
上升时间= 50
ms
下降时间= 50
ms
直流电流源
2 .0 A
2.0 A
V
tt
电路
0A
脉动电流源
2.0 A电流接收器测试
V
tt
V
tt
电路
直流电流源
2 .0 A
2.0 A
V
tt
4A
脉动电流源
2.0 A电流源测试
图3. V
tt
瞬态负载测试设置为2.0 A片，以2.0 A源测试
http://onsemi.com
5
QQ：2880707522 复制
