添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第295页 > AND8001
AND8001/D
奇数除以通过
计数器, 50 %输出
和同步时钟
克里昂小资和保罗Shockman :编制
产品应用
安森美半导体
http://onsemi.com
应用说明
并添加一个触发器,和一对夫妇栅极产生的
所需的功能。卡诺图通常会产生计数器
这是死机都难。
例如:
由产品处理的应用调查
应用程序提供了机会,以解决客户的需求
用新的理念和学习方式的客户使用了我们的
设备中的新应用。一对夫妇这些调用导致
设计奇数计数器与技术
同步时钟和50%的输出。
第一种技术要求的差分时钟,具有
一个占空比为50% ,一个额外的触发器,和一个栅极,以允许奇
整数,如3,5 , 7,9 ,具有50%占空比的输出
和同步时钟。操作的频率是
受限于驱动FF ,安装的TPD ,并保持额外的
FF和次数不超过二分之一的传入
时钟周期的时间。
设计开始产生奇数计数器
(除以3此讨论)以任何手段之一意愿
指定,
除以3 ,
在输出50%的占空比
同步时钟
在50%的占空比时钟
使用D-型触发器翻转和卡诺图,我们发现,
AD = A * B *和BD = A
(注:*表示BAR功能)
图1示出了示意性的这样的设计和定时。
D
Q
D
Q
A
C
Q
B
C
Q
除以3
图1 。
半导体元件工业有限责任公司1999年
1
1999年10月 - 修订版0
出版订单号:
AND8001/D
AND8001/D
使用该技术,我们添加在时钟的栅极以获得
差分时钟和时钟吧,一个触发器触发的
时钟酒吧上升沿(时钟负)转移输出
“B”的90度和栅极以及/或2的FF输出到
产生的50 %的输出。我们得到图2 ,除以3的
时钟同步地以50 %的输出占空比。
D
A
Q
D
B
Q
D
C
Q
50%的出
C
CLK IN
Q
C
Q
C
Q
隔膜由3瓦/ 50%出
CLK
AQ
BQ
CQ
OUT
图2中。
该配置的最大频率(图2)是
计算公式为时钟输入频率/ 2 FF的TPD = “B” +设置
的“C” + “C”的保留。
例如:
例如:
除以3的设计图中显示所有可能的状态
示于图2 1,但仅使用状态离开的状态
2,3,4,5 , & 7可能死机。
图表1
0
1
2
3
4
5
6
7
A
0
1
0
1
0
1
0
1
B
0
0
1
1
0
0
1
1
C
0
0
0
0
1
1
1
1
0
1
6
图2
A
0
1
0
B
0
0
1
C
0
0
1
TPD = 1ns的,设置= ! NS和保持时间=为0ns 。
与这些数字的最大频率配置
可以预期的;周期时间= 2 * (1 + 1)的Ns个或4个N S个该转换
到250MHZ 。
该方法是在其他除以“N”柜台可用
以及通过使用相同的方法。使用不同的
类型触发器的( J,K , S,R ,切换等)可能产生
更少的部件。使用也可以规定的类型的逻辑
配置。应始终检查配置
为锁定状态前的设计是一家致力于
生产。
http://onsemi.com
2
AND8001/D
我们需要知道的是,计数器将进入的流动,
在图2所示,如果它发生拿出的一
未使用的状态在上电或其他任何原因。图3
示出了分割的分析所得到的流程图
由图2的3计数器毫无状态,计数器
可以开始在一个后不会导致所要求的流量
时钟周期。
010
000
110
101
011
100
111
001
网络连接gure 3 。
观察表明, FF“ C”遵循FF “B”了一半
一个时钟周期,并且将永远无法锁死制作
鸿沟的分析,通过3足以保证整
配置将没有锁止流动。左右;只有1状态
在除以3的需要得到证实。
该方法是用“N ”可扩展到其他奇数较大除法
按照相同的设计流程编号。
a)
按“N”计数器设计一个稳定的向上或向下鸿沟
b)
使时钟输入一个占空比为50%差
信号
c)
添加FF遵循的FF的之一,由计数器
1/2个时钟周期
d)
或/与所述移位FF与一个被驱动
获得所需的50 %的输出
例如:
设计一个50 %除以9
使用“D”型FF的,其他类型的可能会更小
元件数量
卡诺图得到:
AD = A * B * BD = A * B + AB *
CD = ABC * + CB * + A * C
DD = ABC
http://onsemi.com
3
AND8001/D
D
A
Q
D
B
Q
D
C
Q
D
D
Q
D
E
Q
50%
OUT
Q
C
CLK
C
C
C
Q
C
Q
C
Q
C
Q
除以9 50%的反
CLK
AQ
BQ
CQ
DQ
EQ
OUT
图4中。
选择使用“C”作为触发器由一个1/2时钟延迟
周期是必要的,以实现所需的50 %的输出
当“相与”与“E” 。
另一种同步的50%计为Divide按6 , 10 ,
12,14, 18等可以由JK FF的加法来实现
有的门。也可以使用其它类型的的FF 。
http://onsemi.com
4
AND8001/D
就拿前面提到的鸿沟通过3加JK和
除以6 ,占空比为50% ,同步计数器实现
如示于图5。
50%的出
D
Q
D
Q
J
Q
A
C
CLK
Q
B
C
Q
K
C
C
Q
除以6 50%的出
CLK
AQ
BQ
OUT , CQ
图5中。
当然,也有更好的方法来实现除以6
但它确实表明该方法如何工作的。请注意,这
配置不要求一个50%的输入时钟的占空比
而且它是同步的。这种类型的配置可能是
在时钟产生PLL芯片有用,除以3
并且需要Divide按6来同步的两个信号作为
在图6中示出。
http://onsemi.com
5
查看更多AND8001PDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    AND8001
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:海淀区增光路27号院增光佳苑2号楼1单元1102室
AND8001
√ 欧美㊣品
▲10/11+
10287
贴◆插
【dz37.com】实时报价有图&PDF
查询更多AND8001供应信息

深圳市碧威特网络技术有限公司
 复制成功!