飞利浦半导体
应用说明
测试和指定FAST逻辑
AN202
介绍
FAST 是第二代肖特基逻辑系列，它利用
先进的氧化物隔离技术来提高速度和
减少超出水平达到的功率耗散
传统结隔离的家庭。改进的性能
该家族的展以两种方式 - 第一，速度和功率
器件的特性提高，和第二，该
根据该速度和功率的规定的条件是多
更紧。例如， LS和S TTL系列提供交流的限制只在
标称+ 5.00V V
CC
电源电压，并在室温， 25 ℃。
与此相反，快速保证改进的AC性能和
规定超过+ 5.00V的电源变化的表现
±10%
并在温度为0℃至70℃ 。因此，设计人员不再
需要从数据表的限制，以减免其传播延迟
补偿退化的速度在整个温度范围内。
有了如此庞大的每一个进步，但出现的新
考虑，必须牢记两个由系统
设计者和用户设置的测试程序。 FAST是无
例外，它是这方面的考虑，将在处理
本应用笔记。本文是企图描述
FAST的逻辑部分指定的方式，为什么他们在指定的
会是这样的，以及如何将部件可以在被测试
资质的实验室，并在来料检验，以验证其
性能。
因此，规范等最负电压可能
加到输出端只保证如果小于-0.5V是
施加到输出引脚，在这之后的电压被移除的部分将
依然是功能和它的使用寿命会不会被缩短 - 这
很难想象这个词“功能”，而意思
该电压被施加到输出端。
输入电压和输出电压规范在此表中反映的
在正方向（ + 7.0V ）器件的击穿电压和
钳位二极管中的负方向（ -0.5V ）的效果。
推荐工作条件
推荐的操作条件表有双重目的。
从某种意义上说，它设置一些环境条件（工作
自由空气的温度） ，而在另一个时，它设置在所述条件
其中规定，在直流电气特性表的限制
和交流电气特性表将得到满足。的另一种方式
看这个表，是想起来了，还不如设限的保证
由Philips Semiconductors ，但作为条件，飞利浦
半导体用测试部分，并保证他们将
然后满足所列的直流和交流电气极限
特性表。
一些护理必须在分析数字在此表中被使用。
飞利浦半导体强烈认为规范设置
提出在数据表中应反映尽可能准确的
该部分在实际系统中的操作。特别是，输入
Ⅴ的阈值
IH
和V
IL
可以通过与用户进行测试
参数测试仪器
…
如果V
IH
和V
IL
被施加到输入端，
输出将在由直流电保证电压
特性表提供有足够的接地和
输入电压不受噪声，否则guardbanded V
IH
和V
IL
应使用即， 2.5V代替2.0V和0.5V ，而不是
的0.8V 。有一些用户使用Ⅴ的部分的倾向
IH
和V
IL
当施加到输入端的条件来测试部分，用于
功能集成于一个“真值表锻炼”模式。这往往会导致
由于噪声存在的测试头的问题
自动测试设备。参数测试，如那些用于
下伏的输出电平
IH
和V
IL
条件还算做
慢慢地，以毫秒为单位的顺序，和任何噪声存在于上
输入已解决了输出测量之前。 （这是不
与时钟或使部件与外壳较差或中等
夹具可能诱发振荡或严重地弹，如果噪音
在场。 ）但是在功能测试中，输出检查多少
更快，对输入噪声之前结算出来的部分有
假设其最终的正确的输出状态。由于这些被卸
输出，具有更快的边沿速率，这将导致更多的噪音，如果
输出负载，每个输出引脚上的50pF的可造成大量
接地反弹。因此， V
IH
和V
IL
应于测试从未被使用
TTL任何部分，包括FAST的功能。对于这些类型的
测试为+ 4.5V和0.0V的输入电压应被用于高
和低电平状态分别。
在没有办法这是否意味着该设备是在噪声敏感
最终的系统。 “硬”高点和低点时功能的使用
测试完成主要是（1）减少了大的影响
噪声通常以自动化的测试头的量
测试设备的电缆，可能有时达到几英尺和
（ 2 ）处理测试部分表现出快速的边沿速率和50pF的每
输出引脚。在PC板上的系统的情况是不太严重的
比在嘈杂的生产环境。
快速的数据表哲学
飞利浦半导体FAST数据表已配置
着眼于快速的可用性
…
它们是自包含的，应
不需要参照其他部分的信息。典型的
列在页面的顶部传输延迟的平均
T之间
PLH
和T
PHL
用于通过最显著数据路径
的一部分。在时钟控制的产品的情况下，这有时是
操作的最大次数，但在任何情况下，这个数是一
5.00V - 25 ° C典型值规范。在我
CC
典型的电流示
在同一规格的块的平均电流（在该情况下
栅的，这将是我的平均
CCH
我
CCL
电流）在
室温和V
CC
= 5.00V 。它代表总电流
通过封装，而不是
电流通过
功能。
其他考虑因素是扇出和装入表。一些
厂商在7400门的负载千卡涉及这些数字
…
飞利浦半导体认为FAST是不太可能与混合
其他逻辑系列等给出了负载系数的快速计算
单位负载。一种快速机组负荷的定义是0.6毫安在低状态
和20μA的高状态。因此，在74F00门的情况下，该
输入被指定为1 FUL （ FAST单位负载），每个
…
输出
需要解释一下。该标准快速输出指定用
我的
OL
吸入20mA的电流和I的电流
OH
的+ 1.0毫安。因此，扇出
这门在低状态为20mA / 0.6毫安或33 FAST单位负载。
在高状态的扇出为1mA / 20μA或50 FAST单位负载。在
每一种情况下，在飞利浦数据表的扇出和装入表
规定高/低扇出数
…
因此74F00输出扇出
被指定为50/33 FUL 。
绝对最大额定值
绝对最大额定值表进行的最大限制
该部分可以在不损坏它经受
…
没有
言下之意是，部分功能将在这些极端条件下。
FAST是仙童相机与仪器公司的注册商标。
1987年6月
1
飞利浦半导体
应用说明
测试和指定FAST逻辑
AN202
DC电气特性
该表反映了用于由Philips Semiconductors直流限
在它的测试操作和设置条件下进行
提出在推荐工作条件表。 V
OH
为
例如，被保证是小于2.7V不下时与测试
V
CC
= +4.75V, V
IH
= 2.0V, V
IL
= 0.8V ，在整个温度范围内
从0°到70℃ ，并用我的输出电流
OH
= -1.0mA 。在这
一桌，一看原来结隔离肖特基遗产
家庭
…
V
OL
=我在0.5V
OL
= 20mA电流。这为用户提供了一个
保证最差情况下的低噪音状态下0.3V的免疫力。在
高邦的抗噪能力为0.7V最坏的情况。虽然一开始
看起来这似乎是片面有更大的抗噪声能力
高状态比低，这是事务的有益状态。
因为在高状态的输出阻抗一般是
在高比在低状态高得多，更抗噪声
需要的状态。这是因为噪声源耦合噪声
到设备上的输出连接 - 即输出试图拉
噪音源向下沉沦的能量到地面或V
CC
根据不同的状态。输出做到这一点的能力
它的输出阻抗决定。输出的下半
阶段是可以有效地拉非常低阻抗的晶体管
噪声源下来。由于较高的阻抗
输出的上段，它不是作为有效分流噪声
能量V
CC
，使噪声抑制能力，在高额外的0.4V
国家补偿了较高的阻抗。其结果是一个不错的
水槽的平衡，以及驱动电流能力与最佳
量在两种状态下的噪声免疫力。
I
I
在最大输入电压时的最大输入电流，是一个
测量的输入漏电流的最低保证
7.0V的输入电压击穿。虽然一些用户认为这
为输入故障本身的测试中，该电压通常为
超过15V 。在室温下，该漏电流应小于
超过10μA 。 （这是不是与NPN输入指定部分的情况。 ）
输出短路电流是已经出现在一个参数
由于集成电路的逻辑成立之初的数字数据表
设备，但意思和该影响
规范
已经完全改变了。本来，我
OS
是企图安抚
用户如果一个流浪示波器探头意外短路输出
到地的设备将不会被损坏。以这种方式，一
非常长的时间是与所述I相关联的
OS
测试。不过，
热引起的误动作的几秒钟后可能发生
持续的测试。过了一段时间，我
OS
成了的量度
一个输出的能力进行充电线的电容。假设设备是
驾车长线，并处于低状态。当输出
切换高电平时，输出波形的上升时间由限定
速率线电容可充电到新的状态
V
OH
。的瞬间，输出开关，线路电容
看起来像一个接地短路。我
OS
在当前要求的
容性负载的电压开始上升并且在需求
减小。我的全部价值
OS
只需要几供给
几百微秒至多，即使线电容的1.0μF
连接到输出端，负载是不切实际的高通过几个数量
的幅度。
一个大我的有效
OS
浪涌通过比较小
晶体管构成输出级的上半部分是未
严重的，只要该电流被限制到短
期限。如果硬短允许保持，充分我
OS
电流将流过该输出状态，并可能导致功能性
故障或损坏的结构。测试引发的故障，如果可能发生
在我
OS
测试时间是过度的。只要我
OS
条件很
简单地说，一般50毫秒以下，自动测试设备，当地
加热不会达到这种地步损伤或功能
可能会发生故障。正如我们已经看到的，这是相当
比有效电流浪涌的时间必须要长
1987年6月
2
由该装置中的充电线的电容的情况下提供。该
飞利浦半导体的I数据表限制
OS
反映
条件的部分将在系统中看到 - 我满
OS
对于尖峰
时间极短的时间。如果测试速度慢的问题可能发生
设备或测试方法研磨太长的时间输出
造成功能性故障或损坏。
AC测试
FAST数据表进行多种类型的交流信息。交流
特性表中包含了保障范围测试时，
阐述在交流测试电路的条件下和
波形。在一些情况下，测试条件进一步定义
由AC安装条件 - 这是通常的情况下
计数器和触发器，其中涉及建立和保持时间。所有
的交流特性都保证有50pF的负载
电容和具有最少数目的可能的输出
切换，这取决于设备的功能。中的一个
集范围的是，在25 °C和+ 5.00V V指定
CC
- 这些问题涉及
密切合作，以标准的肖特基规范为根据
类似的情况，但只使用15pF的负载电容。虽然这些
数字是便于比较两个家庭，保持
记住，使用全50pF的负载与肖特基器件将增加
几纳秒到它们的传播延迟。这些数字
是理想的检查出测试夹具和相关数据，因为他们做的
不涉及温度和电源电压的价差。对于系统
设计，规格全包含，包括温度，
电源电压的变化 - 在一个案件中，军事范围和
另一方面，在商业范围。
AC测试夹具和SETUPS
每个快速数据表阐述了用于检查交流测试电路
性能，波形，测量点，重复频率，测试
负载等，但这些都只是涉及量化的变量
这个测试。还有另一种更复杂的侧到问题 - 测试
夹具和设备的设置。
为了得到一个感谢参与测试FAST的问题，
考虑到这些事实。在快速输出输出上升和下降时间
非常锋利。将这些边缘速率为有效正弦
波当量产生几个数量级频率
几百MHz 。在这些频率上，重视射频现象是
所需。
因为这些射频频率，就必须有一个AC测试
夹具具有在输入和输出最小的改性效果
波形。要做到这一点，夹具必须正确构造。该
以下物品在处理AC夹具建设的关键。
BYPASSING电容器
飞利浦半导体公司采用具有良好的高品质电容
RF素质分离的测试夹具的电源线，右
在V
CC
引脚到地平面。四个电容具有绝对
最小导线长度使用。微波芯片电容器
推荐使用。 （注：在某些敏感的测试环境中，它是
建议去耦V
CC
以及旁路。这是由
路过V
CC
通过缠绕在铁氧体芯上的导线
6-8次。创建的电感有助于解耦V噪音
CC
并显着降低了反馈振荡趋势
通过V
CC
和接地电流回路。这是一个关键问题
因为在快速边沿产生的地面反弹主频件
率和高电流会影响V
CC
和地面，并大幅
从而实现内部阈值。 ）这些都是各一个， 10μF
蘸钽，蘸0.1μF的钽电容或芯片， 0.001μF芯片
100pF的芯片。
飞利浦半导体
应用说明
测试和指定FAST逻辑
AN202
接地
一个波形恶化的最大贡献者是不正确的
接地。在参考了测试夹具，接地是最好的做法
与直接连接到一个或多个大的地平面
测试插座的接地引脚。飞利浦半导体AC
测试夹具，既DIP和SO风格，都为四层构造
PC板与2层内部的接地平面。地平面
所有的信号线之间也相互交叉，以减少串扰。
有孔钻在这些和它们通过对镀
连接与内部2层和顶层和底层。
参见图3看到在PCB上的叉指地平面
在SO夹具的布局。这种接地方案已使用
巨大的成功在10K和100K的ECL夹具。该主板的布局
从而使信号线的特性阻抗是50Ω 。这
通过使用行业标准的带状线技术完成的。地面
面也向下通过部分的底部的中心
董事会和接地引脚的一侧是用铜焊接到它
导线连接销和所述接地平面。上的顶侧
板中，V
CC
平面穿过部件的中心也与
连接至V
CC
针以同样的方式作为接地引脚。看
图1.如V-
CC
被带到船上，在V
CC
电线缠
围绕
1
/
2
寸的铁氧体磁芯， 6-8次，然后做与连接
在V
CC
平面上的顶侧。
互连
下一关注是变的输入信号的部分和
输出信号到所述测量系统。如前所述，该
飞利浦半导体夹具奠定了一个50Ω的特性
阻抗。我们建议用户保持一个50Ω
环境，用于输入信号尽可能接近到输入引脚
然后终止于50Ω 。我们的夹具，我们有一个50Ω的片上终止
电阻器。该信号通过一个SMB连接器携带上
到50Ω跟踪在电路板的顶面。该信号是
由芯片电阻器终止的，R 3，见图2a和2b。信号
前进到DUT引脚，约0.5英寸的距离，通过
跳线1（在仅输入位置），以及微量的其它部分。该
在电路板的另一侧相同的引脚有一个450Ω电阻器芯片
钎焊到它。这个电阻R1的另一端，被焊接到一
50Ω走线的电路板的底部运行到SMB
连接器上的夹具的边缘。这连接到50Ω输入
采样示波器。此串联的450Ω的电阻
50Ω输入范围，创建一个10X分500Ω探头的
范围，并提供了阻抗匹配的范围。见图
2B 。该电路还兼作FAST交流的电阻部
输出负载，从而允许输出在同一被检测
时尚。当输入不用于信号或发电机的输入，
该线可被切换到的三个电压源之一，
V
S
1 – V
S
3 ，利用每个引脚上的DIP开关。它也可以被留下
打开和50Ω下拉电阻，用于对输入
终止子拉动线到地，并可以作为一个硬低
的水平。参见图2b中。该方案消除了过多的布线
每个输入提供静态的输入电平，从而降低
寄生电感和串扰。它也消除了对
通过使用笨重且有时不可靠的高阻抗探头
50Ω输入采样范围。用的设计的灵活性
跳线1和跳线2 ，和V的可选择的性质
CC
和
接地引脚名称，可以为任何V配置该板
CC
和接地引脚名称，选择哪些引脚输出或输入
甚至提供适当的上拉为三态输出。这使得
董事会完全通用的指定V
CC
/地面
配置。为了解释这一点，该装置的输出端连接
在输出跳线1的容性负载，只有立场。这
意味着没有引脚可以是输出和输入的同时，
但也可以是任一。跳线2允许的输出被连接到所述
三态上拉电阻，R2和已连至该所需
7V 。参见图2a和2b。的范围被连接以相同的方式
作为输入，与450Ω的电阻和范围的50Ω
包括需要快速加载的500Ω 。另外一个
存在的考虑。在小部分数量的测试，消除
套接字非常可取的，使用插入的销是齐平的
夹具。在较大数量的测试，插座可能需要但是， 。如果
是这种情况，在表现某种退化会发生因
于增加的引线电感为每个管脚，它是观察到的，
并通过插座加入的群延迟的可能改变或
影响获得的读数。
V
CC
针
DUT
地
针
V
CC
飞机
焊料，铜拉
地平面
绕行
电容器
焊料与
铜线
SF01268
图1 。
1987年6月
3
飞利浦半导体
应用说明
测试和指定FAST逻辑
AN202
50pF的C1
J1 （仅输入）
设备PIN
J2 （ 3 -STATE ）
高频设计
确切的夹具延迟时间是由万向夹具的尺寸确定
正被使用。它知道的频率是很重要的
夹具的反应必须是高，以防止任何延误的因素，从
不同的边沿速率。夹具的频率响应
指示如何恒定阻抗保持在频率。该
一传输线的特性阻抗表示为：
Z
O
+
V
+
I
L
O
C
O
其中，L
O
是每单位长度， C中的电感
O
是电容
每单位长度中，Z
O
在欧姆，L
O
在亨利和C
O
在法拉。
传播速度和它的逆，每单位长度d的延迟，也
表示以L
O
和C
O
…
V
+
1
L
O
C
O
d
+
L
O
C
O
哪里
δ
表现在纳秒，L
O
是在每单位microhenrys
长度，而C
O
在每单位长度的微法。从此，可以清楚
如果在Z
O
在频率变化，则每单位长度的延迟
也可以变化。因此，必须知道如何在夹具
响应在频率上，并且所有的测量线的长度是
相同的。
1987年6月
R1
450
J1
（仅输出）
500 R2
50 R3
底部
SIDE
PAD
（两侧）
顶部
地
一。电路板布局
J1 （仅输入）
S1
V
S
1
R3
50
脉冲
发电机
7V
V
S
2
V
S
3
V
T
(7V)
R1
450
DUT
50
范围
J2
（仅输出）
C1
J3 （ 3 -STATE ）
R2
500
B 。概要
SF01269
图2快速AC测试夹具
频率响应也取决于相位以及
阻抗的大小。如果相位的变化也是如此的
延迟，因为延迟是相变化与频率的导数。
S参数分析中需要评估夹具性能。
通用夹具的结构
跳汰机的普遍性是相对于芯片的引脚数和V
CC
和地面
销安置，因此，独立的通用测试夹具是专为
14，16， 20 ，24，和28针部件。
在网络分析仪来进行的S参数分析
优化夹具布局。这保证，夹具具有平坦频率
反应在对FAST的产品感兴趣的频谱。图2b
显示夹具和图2a的示意图显示绘图
的电路板布局，元件布局和信号路径。该
设备用于分析夹具和载荷为： HP8505A
网络分析仪， HP8503A S参数测试装置和HP8501A
仓储规范化器。在某些测量设备是
通过HP9845B台式计算机驱动。
以这种方式产生的夹具应具有最小的引线长度，以减少
特色电感。这反过来又减少了反射带
他们随行的波形失真。和测量
不准确。
4
飞利浦半导体
应用说明
测试和指定FAST逻辑
AN202
AC试验载荷为
飞利浦半导体JIG
如前面所指出的，网络分析仪也被用于设计
和优化交流测试负载可以与通用夹具使用。 FAST
产品负载需要50pF的负载电容和500Ω电阻
地面上。
飞利浦半导体公司通过满足50pF的要求
使用一个45pF的负载， 4PF夹具电容，和3pF的探针
电容。结果， 52pF ，稍微比更严格
所需。
关于负载电容的几句话都是为了。所有电容都
相关的电感。由于此电感，电容器将
形成一个串联谐振电路，在某些频率。对于单50pF的
电容，这通常在200和600MHz的发生
这取决于电容器的类型。上面这个共振频率，
电容器具有电感特性，并且不存在一个
容性负载。这是快，因为谐波很重要
由于锐边升学率发生为600MHz以上。
飞利浦半导体快速负载解决此问题，通过
通过并联3降低负载电容的引线电感
15pF的片状电容器。由此产生的负载是45pF 。同时，
因为更小的值帽用于建立容性负载
相关的串联谐振点以上的1.2GHz 。
负载电阻为1 / 8W选择510Ω
±
10Ω贴片电阻。
在整个负载组件夹具PCB以及对构建
输入终端，并选择输入的跳线或
输出路径。该负载电路上的FAST数据表详细
三态的部件。
相关
而大量的ATE系统是可用的，是非常有效的，它
当务之急是ATE关联到用户的批量设置。自
飞利浦半导体FAST部件全部特点的
设置本说明中描述，这是同样重要的是，用户的
板凳夹具满足相同的性能标准。如果没有类似的夹具，
这将是非常困难的关联的AC数据。
网络连接gure 3 。
1987年6月
5
飞利浦半导体
应用说明
测试和指定FAST逻辑
AN202
介绍
FAST 是第二代肖特基逻辑系列，它利用
先进的氧化物隔离技术来提高速度和
减少超出水平达到的功率耗散
传统结隔离的家庭。改进的性能
该家族的展以两种方式 - 第一，速度和功率
器件的特性提高，和第二，该
根据该速度和功率的规定的条件是多
更紧。例如， LS和S TTL系列提供交流的限制只在
标称+ 5.00V V
CC
电源电压，并在室温， 25 ℃。
与此相反，快速保证改进的AC性能和
规定超过+ 5.00V的电源变化的表现
±10%
并在温度为0℃至70℃ 。因此，设计人员不再
需要从数据表的限制，以减免其传播延迟
补偿退化的速度在整个温度范围内。
有了如此庞大的每一个进步，但出现的新
考虑，必须牢记两个由系统
设计者和用户设置的测试程序。 FAST是无
例外，它是这方面的考虑，将在处理
本应用笔记。本文是企图描述
FAST的逻辑部分指定的方式，为什么他们在指定的
会是这样的，以及如何将部件可以在被测试
资质的实验室，并在来料检验，以验证其
性能。
因此，规范等最负电压可能
加到输出端只保证如果小于-0.5V是
施加到输出引脚，在这之后的电压被移除的部分将
依然是功能和它的使用寿命会不会被缩短 - 这
很难想象这个词“功能”，而意思
该电压被施加到输出端。
输入电压和输出电压规范在此表中反映的
在正方向（ + 7.0V ）器件的击穿电压和
钳位二极管中的负方向（ -0.5V ）的效果。
推荐工作条件
推荐的操作条件表有双重目的。
从某种意义上说，它设置一些环境条件（工作
自由空气的温度） ，而在另一个时，它设置在所述条件
其中规定，在直流电气特性表的限制
和交流电气特性表将得到满足。的另一种方式
看这个表，是想起来了，还不如设限的保证
由Philips Semiconductors ，但作为条件，飞利浦
半导体用测试部分，并保证他们将
然后满足所列的直流和交流电气极限
特性表。
一些护理必须在分析数字在此表中被使用。
飞利浦半导体强烈认为规范设置
提出在数据表中应反映尽可能准确的
该部分在实际系统中的操作。特别是，输入
Ⅴ的阈值
IH
和V
IL
可以通过与用户进行测试
参数测试仪器
…
如果V
IH
和V
IL
被施加到输入端，
输出将在由直流电保证电压
特性表提供有足够的接地和
输入电压不受噪声，否则guardbanded V
IH
和V
IL
应使用即， 2.5V代替2.0V和0.5V ，而不是
的0.8V 。有一些用户使用Ⅴ的部分的倾向
IH
和V
IL
当施加到输入端的条件来测试部分，用于
功能集成于一个“真值表锻炼”模式。这往往会导致
由于噪声存在的测试头的问题
自动测试设备。参数测试，如那些用于
下伏的输出电平
IH
和V
IL
条件还算做
慢慢地，以毫秒为单位的顺序，和任何噪声存在于上
输入已解决了输出测量之前。 （这是不
与时钟或使部件与外壳较差或中等
夹具可能诱发振荡或严重地弹，如果噪音
在场。 ）但是在功能测试中，输出检查多少
更快，对输入噪声之前结算出来的部分有
假设其最终的正确的输出状态。由于这些被卸
输出，具有更快的边沿速率，这将导致更多的噪音，如果
输出负载，每个输出引脚上的50pF的可造成大量
接地反弹。因此， V
IH
和V
IL
应于测试从未被使用
TTL任何部分，包括FAST的功能。对于这些类型的
测试为+ 4.5V和0.0V的输入电压应被用于高
和低电平状态分别。
在没有办法这是否意味着该设备是在噪声敏感
最终的系统。 “硬”高点和低点时功能的使用
测试完成主要是（1）减少了大的影响
噪声通常以自动化的测试头的量
测试设备的电缆，可能有时达到几英尺和
（ 2 ）处理测试部分表现出快速的边沿速率和50pF的每
输出引脚。在PC板上的系统的情况是不太严重的
比在嘈杂的生产环境。
快速的数据表哲学
飞利浦半导体FAST数据表已配置
着眼于快速的可用性
…
它们是自包含的，应
不需要参照其他部分的信息。典型的
列在页面的顶部传输延迟的平均
T之间
PLH
和T
PHL
用于通过最显著数据路径
的一部分。在时钟控制的产品的情况下，这有时是
操作的最大次数，但在任何情况下，这个数是一
5.00V - 25 ° C典型值规范。在我
CC
典型的电流示
在同一规格的块的平均电流（在该情况下
栅的，这将是我的平均
CCH
我
CCL
电流）在
室温和V
CC
= 5.00V 。它代表总电流
通过封装，而不是
电流通过
功能。
其他考虑因素是扇出和装入表。一些
厂商在7400门的负载千卡涉及这些数字
…
飞利浦半导体认为FAST是不太可能与混合
其他逻辑系列等给出了负载系数的快速计算
单位负载。一种快速机组负荷的定义是0.6毫安在低状态
和20μA的高状态。因此，在74F00门的情况下，该
输入被指定为1 FUL （ FAST单位负载），每个
…
输出
需要解释一下。该标准快速输出指定用
我的
OL
吸入20mA的电流和I的电流
OH
的+ 1.0毫安。因此，扇出
这门在低状态为20mA / 0.6毫安或33 FAST单位负载。
在高状态的扇出为1mA / 20μA或50 FAST单位负载。在
每一种情况下，在飞利浦数据表的扇出和装入表
规定高/低扇出数
…
因此74F00输出扇出
被指定为50/33 FUL 。
绝对最大额定值
绝对最大额定值表进行的最大限制
该部分可以在不损坏它经受
…
没有
言下之意是，部分功能将在这些极端条件下。
FAST是仙童相机与仪器公司的注册商标。
1987年6月
1
飞利浦半导体
应用说明
测试和指定FAST逻辑
AN202
DC电气特性
该表反映了用于由Philips Semiconductors直流限
在它的测试操作和设置条件下进行
提出在推荐工作条件表。 V
OH
为
例如，被保证是小于2.7V不下时与测试
V
CC
= +4.75V, V
IH
= 2.0V, V
IL
= 0.8V ，在整个温度范围内
从0°到70℃ ，并用我的输出电流
OH
= -1.0mA 。在这
一桌，一看原来结隔离肖特基遗产
家庭
…
V
OL
=我在0.5V
OL
= 20mA电流。这为用户提供了一个
保证最差情况下的低噪音状态下0.3V的免疫力。在
高邦的抗噪能力为0.7V最坏的情况。虽然一开始
看起来这似乎是片面有更大的抗噪声能力
高状态比低，这是事务的有益状态。
因为在高状态的输出阻抗一般是
在高比在低状态高得多，更抗噪声
需要的状态。这是因为噪声源耦合噪声
到设备上的输出连接 - 即输出试图拉
噪音源向下沉沦的能量到地面或V
CC
根据不同的状态。输出做到这一点的能力
它的输出阻抗决定。输出的下半
阶段是可以有效地拉非常低阻抗的晶体管
噪声源下来。由于较高的阻抗
输出的上段，它不是作为有效分流噪声
能量V
CC
，使噪声抑制能力，在高额外的0.4V
国家补偿了较高的阻抗。其结果是一个不错的
水槽的平衡，以及驱动电流能力与最佳
量在两种状态下的噪声免疫力。
I
I
在最大输入电压时的最大输入电流，是一个
测量的输入漏电流的最低保证
7.0V的输入电压击穿。虽然一些用户认为这
为输入故障本身的测试中，该电压通常为
超过15V 。在室温下，该漏电流应小于
超过10μA 。 （这是不是与NPN输入指定部分的情况。 ）
输出短路电流是已经出现在一个参数
由于集成电路的逻辑成立之初的数字数据表
设备，但意思和该影响
规范
已经完全改变了。本来，我
OS
是企图安抚
用户如果一个流浪示波器探头意外短路输出
到地的设备将不会被损坏。以这种方式，一
非常长的时间是与所述I相关联的
OS
测试。不过，
热引起的误动作的几秒钟后可能发生
持续的测试。过了一段时间，我
OS
成了的量度
一个输出的能力进行充电线的电容。假设设备是
驾车长线，并处于低状态。当输出
切换高电平时，输出波形的上升时间由限定
速率线电容可充电到新的状态
V
OH
。的瞬间，输出开关，线路电容
看起来像一个接地短路。我
OS
在当前要求的
容性负载的电压开始上升并且在需求
减小。我的全部价值
OS
只需要几供给
几百微秒至多，即使线电容的1.0μF
连接到输出端，负载是不切实际的高通过几个数量
的幅度。
一个大我的有效
OS
浪涌通过比较小
晶体管构成输出级的上半部分是未
严重的，只要该电流被限制到短
期限。如果硬短允许保持，充分我
OS
电流将流过该输出状态，并可能导致功能性
故障或损坏的结构。测试引发的故障，如果可能发生
在我
OS
测试时间是过度的。只要我
OS
条件很
简单地说，一般50毫秒以下，自动测试设备，当地
加热不会达到这种地步损伤或功能
可能会发生故障。正如我们已经看到的，这是相当
比有效电流浪涌的时间必须要长
1987年6月
2
由该装置中的充电线的电容的情况下提供。该
飞利浦半导体的I数据表限制
OS
反映
条件的部分将在系统中看到 - 我满
OS
对于尖峰
时间极短的时间。如果测试速度慢的问题可能发生
设备或测试方法研磨太长的时间输出
造成功能性故障或损坏。
AC测试
FAST数据表进行多种类型的交流信息。交流
特性表中包含了保障范围测试时，
阐述在交流测试电路的条件下和
波形。在一些情况下，测试条件进一步定义
由AC安装条件 - 这是通常的情况下
计数器和触发器，其中涉及建立和保持时间。所有
的交流特性都保证有50pF的负载
电容和具有最少数目的可能的输出
切换，这取决于设备的功能。中的一个
集范围的是，在25 °C和+ 5.00V V指定
CC
- 这些问题涉及
密切合作，以标准的肖特基规范为根据
类似的情况，但只使用15pF的负载电容。虽然这些
数字是便于比较两个家庭，保持
记住，使用全50pF的负载与肖特基器件将增加
几纳秒到它们的传播延迟。这些数字
是理想的检查出测试夹具和相关数据，因为他们做的
不涉及温度和电源电压的价差。对于系统
设计，规格全包含，包括温度，
电源电压的变化 - 在一个案件中，军事范围和
另一方面，在商业范围。
AC测试夹具和SETUPS
每个快速数据表阐述了用于检查交流测试电路
性能，波形，测量点，重复频率，测试
负载等，但这些都只是涉及量化的变量
这个测试。还有另一种更复杂的侧到问题 - 测试
夹具和设备的设置。
为了得到一个感谢参与测试FAST的问题，
考虑到这些事实。在快速输出输出上升和下降时间
非常锋利。将这些边缘速率为有效正弦
波当量产生几个数量级频率
几百MHz 。在这些频率上，重视射频现象是
所需。
因为这些射频频率，就必须有一个AC测试
夹具具有在输入和输出最小的改性效果
波形。要做到这一点，夹具必须正确构造。该
以下物品在处理AC夹具建设的关键。
BYPASSING电容器
飞利浦半导体公司采用具有良好的高品质电容
RF素质分离的测试夹具的电源线，右
在V
CC
引脚到地平面。四个电容具有绝对
最小导线长度使用。微波芯片电容器
推荐使用。 （注：在某些敏感的测试环境中，它是
建议去耦V
CC
以及旁路。这是由
路过V
CC
通过缠绕在铁氧体芯上的导线
6-8次。创建的电感有助于解耦V噪音
CC
并显着降低了反馈振荡趋势
通过V
CC
和接地电流回路。这是一个关键问题
因为在快速边沿产生的地面反弹主频件
率和高电流会影响V
CC
和地面，并大幅
从而实现内部阈值。 ）这些都是各一个， 10μF
蘸钽，蘸0.1μF的钽电容或芯片， 0.001μF芯片
100pF的芯片。
飞利浦半导体
应用说明
测试和指定FAST逻辑
AN202
接地
一个波形恶化的最大贡献者是不正确的
接地。在参考了测试夹具，接地是最好的做法
与直接连接到一个或多个大的地平面
测试插座的接地引脚。飞利浦半导体AC
测试夹具，既DIP和SO风格，都为四层构造
PC板与2层内部的接地平面。地平面
所有的信号线之间也相互交叉，以减少串扰。
有孔钻在这些和它们通过对镀
连接与内部2层和顶层和底层。
参见图3看到在PCB上的叉指地平面
在SO夹具的布局。这种接地方案已使用
巨大的成功在10K和100K的ECL夹具。该主板的布局
从而使信号线的特性阻抗是50Ω 。这
通过使用行业标准的带状线技术完成的。地面
面也向下通过部分的底部的中心
董事会和接地引脚的一侧是用铜焊接到它
导线连接销和所述接地平面。上的顶侧
板中，V
CC
平面穿过部件的中心也与
连接至V
CC
针以同样的方式作为接地引脚。看
图1.如V-
CC
被带到船上，在V
CC
电线缠
围绕
1
/
2
寸的铁氧体磁芯， 6-8次，然后做与连接
在V
CC
平面上的顶侧。
互连
下一关注是变的输入信号的部分和
输出信号到所述测量系统。如前所述，该
飞利浦半导体夹具奠定了一个50Ω的特性
阻抗。我们建议用户保持一个50Ω
环境，用于输入信号尽可能接近到输入引脚
然后终止于50Ω 。我们的夹具，我们有一个50Ω的片上终止
电阻器。该信号通过一个SMB连接器携带上
到50Ω跟踪在电路板的顶面。该信号是
由芯片电阻器终止的，R 3，见图2a和2b。信号
前进到DUT引脚，约0.5英寸的距离，通过
跳线1（在仅输入位置），以及微量的其它部分。该
在电路板的另一侧相同的引脚有一个450Ω电阻器芯片
钎焊到它。这个电阻R1的另一端，被焊接到一
50Ω走线的电路板的底部运行到SMB
连接器上的夹具的边缘。这连接到50Ω输入
采样示波器。此串联的450Ω的电阻
50Ω输入范围，创建一个10X分500Ω探头的
范围，并提供了阻抗匹配的范围。见图
2B 。该电路还兼作FAST交流的电阻部
输出负载，从而允许输出在同一被检测
时尚。当输入不用于信号或发电机的输入，
该线可被切换到的三个电压源之一，
V
S
1 – V
S
3 ，利用每个引脚上的DIP开关。它也可以被留下
打开和50Ω下拉电阻，用于对输入
终止子拉动线到地，并可以作为一个硬低
的水平。参见图2b中。该方案消除了过多的布线
每个输入提供静态的输入电平，从而降低
寄生电感和串扰。它也消除了对
通过使用笨重且有时不可靠的高阻抗探头
50Ω输入采样范围。用的设计的灵活性
跳线1和跳线2 ，和V的可选择的性质
CC
和
接地引脚名称，可以为任何V配置该板
CC
和接地引脚名称，选择哪些引脚输出或输入
甚至提供适当的上拉为三态输出。这使得
董事会完全通用的指定V
CC
/地面
配置。为了解释这一点，该装置的输出端连接
在输出跳线1的容性负载，只有立场。这
意味着没有引脚可以是输出和输入的同时，
但也可以是任一。跳线2允许的输出被连接到所述
三态上拉电阻，R2和已连至该所需
7V 。参见图2a和2b。的范围被连接以相同的方式
作为输入，与450Ω的电阻和范围的50Ω
包括需要快速加载的500Ω 。另外一个
存在的考虑。在小部分数量的测试，消除
套接字非常可取的，使用插入的销是齐平的
夹具。在较大数量的测试，插座可能需要但是， 。如果
是这种情况，在表现某种退化会发生因
于增加的引线电感为每个管脚，它是观察到的，
并通过插座加入的群延迟的可能改变或
影响获得的读数。
V
CC
针
DUT
地
针
V
CC
飞机
焊料，铜拉
地平面
绕行
电容器
焊料与
铜线
SF01268
图1 。
1987年6月
3
飞利浦半导体
应用说明
测试和指定FAST逻辑
AN202
50pF的C1
J1 （仅输入）
设备PIN
J2 （ 3 -STATE ）
高频设计
确切的夹具延迟时间是由万向夹具的尺寸确定
正被使用。它知道的频率是很重要的
夹具的反应必须是高，以防止任何延误的因素，从
不同的边沿速率。夹具的频率响应
指示如何恒定阻抗保持在频率。该
一传输线的特性阻抗表示为：
Z
O
+
V
+
I
L
O
C
O
其中，L
O
是每单位长度， C中的电感
O
是电容
每单位长度中，Z
O
在欧姆，L
O
在亨利和C
O
在法拉。
传播速度和它的逆，每单位长度d的延迟，也
表示以L
O
和C
O
…
V
+
1
L
O
C
O
d
+
L
O
C
O
哪里
δ
表现在纳秒，L
O
是在每单位microhenrys
长度，而C
O
在每单位长度的微法。从此，可以清楚
如果在Z
O
在频率变化，则每单位长度的延迟
也可以变化。因此，必须知道如何在夹具
响应在频率上，并且所有的测量线的长度是
相同的。
1987年6月
R1
450
J1
（仅输出）
500 R2
50 R3
底部
SIDE
PAD
（两侧）
顶部
地
一。电路板布局
J1 （仅输入）
S1
V
S
1
R3
50
脉冲
发电机
7V
V
S
2
V
S
3
V
T
(7V)
R1
450
DUT
50
范围
J2
（仅输出）
C1
J3 （ 3 -STATE ）
R2
500
B 。概要
SF01269
图2快速AC测试夹具
频率响应也取决于相位以及
阻抗的大小。如果相位的变化也是如此的
延迟，因为延迟是相变化与频率的导数。
S参数分析中需要评估夹具性能。
通用夹具的结构
跳汰机的普遍性是相对于芯片的引脚数和V
CC
和地面
销安置，因此，独立的通用测试夹具是专为
14，16， 20 ，24，和28针部件。
在网络分析仪来进行的S参数分析
优化夹具布局。这保证，夹具具有平坦频率
反应在对FAST的产品感兴趣的频谱。图2b
显示夹具和图2a的示意图显示绘图
的电路板布局，元件布局和信号路径。该
设备用于分析夹具和载荷为： HP8505A
网络分析仪， HP8503A S参数测试装置和HP8501A
仓储规范化器。在某些测量设备是
通过HP9845B台式计算机驱动。
以这种方式产生的夹具应具有最小的引线长度，以减少
特色电感。这反过来又减少了反射带
他们随行的波形失真。和测量
不准确。
4
飞利浦半导体
应用说明
测试和指定FAST逻辑
AN202
AC试验载荷为
飞利浦半导体JIG
如前面所指出的，网络分析仪也被用于设计
和优化交流测试负载可以与通用夹具使用。 FAST
产品负载需要50pF的负载电容和500Ω电阻
地面上。
飞利浦半导体公司通过满足50pF的要求
使用一个45pF的负载， 4PF夹具电容，和3pF的探针
电容。结果， 52pF ，稍微比更严格
所需。
关于负载电容的几句话都是为了。所有电容都
相关的电感。由于此电感，电容器将
形成一个串联谐振电路，在某些频率。对于单50pF的
电容，这通常在200和600MHz的发生
这取决于电容器的类型。上面这个共振频率，
电容器具有电感特性，并且不存在一个
容性负载。这是快，因为谐波很重要
由于锐边升学率发生为600MHz以上。
飞利浦半导体快速负载解决此问题，通过
通过并联3降低负载电容的引线电感
15pF的片状电容器。由此产生的负载是45pF 。同时，
因为更小的值帽用于建立容性负载
相关的串联谐振点以上的1.2GHz 。
负载电阻为1 / 8W选择510Ω
±
10Ω贴片电阻。
在整个负载组件夹具PCB以及对构建
输入终端，并选择输入的跳线或
输出路径。该负载电路上的FAST数据表详细
三态的部件。
相关
而大量的ATE系统是可用的，是非常有效的，它
当务之急是ATE关联到用户的批量设置。自
飞利浦半导体FAST部件全部特点的
设置本说明中描述，这是同样重要的是，用户的
板凳夹具满足相同的性能标准。如果没有类似的夹具，
这将是非常困难的关联的AC数据。
网络连接gure 3 。
1987年6月
5
QQ：2881677436 复制
