AVED内存产品
凡质量&内存合并
AMP374P6453BT1-C1H/S
基于32M ×8 ， 4银行， 8K刷新，带SPD 3.3V同步DRAM 64M X 72 SDRAM DIMM支持ECC
描述
AVED内存产品AMP374P6453BT1 - C1H / S是一个64M位x 72同步动态RAM高密度
内存模块。该AVED内存产品AMP374P6453BT1 - C1H / S由18 CMOS 32M ×8位
对在一个TSOP- II封装400mil 4银行同步DRAM和2K EEPROM采用8引脚TSSOP封装
168针的玻璃环氧树脂基板上。两个0.1uF的去耦电容器被安装在所述印刷电路板
平行每个SDRAM 。
该AVED内存产品AMP374P6453BT1 - C1H / S是一个双列直插式内存模块，旨在为mount-
荷兰国际集团为168针边缘连接器插座。同步设计允许使用系统的精确周期控制
时钟。 I / O事务处理可在每个时钟周期。的工作频率，可编程延迟范围
允许在同一设备来对各种高带宽，高性能存储系统的应用是有用的。
应用
主存储器单元的计算机，微型计算机的内存，
刷新内存CRT 。
特点
性能范围
部分鉴定
- AMP374P6453BT1 - C1H / S
8K周期/ 64ms的参考， TSOP ，金触点电镀
- PC100标准
引脚名称
P的N M E
A0 - A12
BA0 - BA1
DQ0 - DQ63
CB0 - 7
CLK0 - CLK3
CKE0 - CKE1
CS0 - CS3
RAS
CAS
WE
DQM0 - 7
VDD
V SS
* V R ê F
SDA
SCL
SA0 - 2
WP
DU
NC
F加利 TIO N
一个D D SS再在P ü吨（M ü ltip乐XE四）
发E乐克拉B一N·K
D上TA在P ü吨/ O ü TP ü吨
建华ê CK B是（D助教-in / O ü T）
C罗CK在P ü吨
C罗CK简体A，B乐在P ü吨
建华IP发E乐CT在P ü吨
R 0 w带有D D重新SS S卓Bé
C 0露米N A D D重新SS S卓Bé
W仪式简体A，B乐
DQM
P 2 O宽E R 5 ü P P LY （ 3.3 V ）
摹RO ü N D
P 2 O宽E R 5 ü P P LY FO R R é FE重 CE
发E RIA l一个D D重新SS D上TA的I / O
发E RIA升C罗CK
在E E P R 0 M A D D SS重
W仪式P ro的TE CT
D 2 O N'吨ü本身
N}÷ C 0 N N多人回放
产品编号
最大频率/速度
AMP374P6453BT1 - C1H / S PC100MHz （为10ns @ CL = 2 ）
突发模式工作
自动&自我刷新能力（ 8K周期/ 64ms的）
LVTTL兼容的输入和输出
3.3V单电源
±
0.3V电源
MRS周期与解决关键程序
潜伏期（从地址栏访问）
突发长度（1， 2，4， 8 &全页）
数据加扰（顺序&交错）
所有的输入进行采样，正
将系统时钟的边沿
串行存在检测与EEPROM
修订： 1.1
修订日期： 11/2000
文档编号： 65830
页码： 1的12
AVED内存产品
凡质量&内存合并
AMP374P6453BT1-C1H/S
基于32M ×8 ， 4银行， 8K刷新，带SPD 3.3V同步DRAM 64M X 72 SDRAM DIMM支持ECC
引脚配置（正面/背面）
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
前
VSS
DQ0
DQ1
DQ2
DQ3
V
DD
DQ4
DQ5
DQ6
DQ7
DQ8
VSS
DQ9
DQ10
DQ11
DQ12
DQ13
V
DD
DQ14
DQ15
CB0
CB1
VSS
NC
NC
V
DD
WE
针
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
前
DQM1
CS0
针
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
前
DQ18
DQ19
V
DD
DQ20
NC
* VREF
CKE1
VSS
DQ21
DQ22
DQ23
VSS
DQ24
DQ25
DQ26
DQ27
V
DD
DQ28
DQ29
DQ30
DQ31
VSS
CLK2
NC
WP
** SDA
** SCL
V
DD
针
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
后
VSS
DQ32
DQ33
DQ34
DQ35
V
DD
DQ36
DQ37
DQ38
DQ39
DQ40
VSS
DQ41
DQ42
DQ43
DQ44
DQ45
V
DD
DQ46
DQ47
CB4
CB5
VSS
NC
NC
V
DD
CAS
针
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
后
DQM5
CS1
RAS
针
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
后
DQ50
DQ51
V
DD
DQ52
NC
* VREF
NC
VSS
DQ53
DQ54
DQ55
VSS
DQ56
DQ57
DQ58
DQ59
V
DD
DQ60
DQ61
DQ62
DQ63
VSS
CLK3
NC
**SA0
**SA1
**SA2
V
DD
DU
VSS
A0
A2
A4
A6
A8
A10/AP
BA1
V
DD
V
DD
CLK0
VSS
DU
CS2
VSS
A1
A3
A5
A7
A9
BA0
A11
V
DD
CLK1
A12
VSS
CKE0
CS3
DQM0
DQM2
DQM3
DU
V
DD
NC
NC
CB2
CB3
VSS
DQ16
DQ17
DQM4
DQM6
DQM7
*A13
V
DD
NC
NC
CB6
CB7
VSS
DQ48
DQ49
标有*销在此模块中未使用。
标**引脚应在NC不支持SPD系统。
修订： 1.1
修订日期： 11/2000
文档编号： 65830
页码： 2 12
AVED内存产品
凡质量&内存合并
AMP374P6453BT1-C1H/S
基于32M ×8 ， 4银行， 8K刷新，带SPD 3.3V同步DRAM 64M X 72 SDRAM DIMM支持ECC
引脚配置说明
针
CLK
CS
CKE
名字
系统时钟
芯片选择
时钟使能
输入功能
活跃在正向边缘SAM PLE所有输入。
禁用或启用的设备操作通过屏蔽或使所有的输入
除了CLK ， CKE和DQM 。
面罩系统时钟从下一个时钟周期冻结操作。 CKE
应该启用的至少一个周期之前的新通讯和。关闭
输入缓冲器的电源关闭待机。
CKE前应进行有效的COM命令启用1CLK + T SS 。
行/列地址米ultiplexed对SAM é销。
行地址： RA0 - RA12 ，列地址： CA0 - CA9
选择银行时行地址锁存器恬E要被激活。
选择读/写列地址锁存器中添é银行。
锁存行地址，在CLK的与正向边沿
RAS
低。
让行存取&预充电。
A0 - A12
地址
BA0 - BA1
银行选择地址
RAS
行地址选通
CAS
科拉姆否的地址选通
锁存的列地址，在CLK的与正向边沿
A S
低。
启用科拉姆-N接入。
允许写操作和行预充电。
数据锁存从开始
CAS
,
WE
活跃的。
WE
W启用仪式
DQM0 - DQM7
DQ0 - DQ63
CB0 - 7
数据输入/输出面膜
数据输入/输出
校验位
使得数据输出高阻，
TSHZ
后的时钟和掩模的输出。
块中的数据输入时， DQM活跃。 （字节屏蔽）
数据输入/输出米ultiplexed在相同的针。
校验位用于ECC 。
WP
W仪式保护
V
DD
/ VSS
电源/接地
WP引脚通过47KΩ的电阻连接到Vss 。 W母鸡W P为“高”
EEPROM程序铭将受到抑制，整个米EM ORY会
写保护。
电源和地的输入缓冲器和核心逻辑。
修订： 1.1
修订日期： 11/2000
文档编号： 65830
页码： 3 12
AVED内存产品
凡质量&内存合并
AMP374P6453BT1-C1H/S
基于32M ×8 ， 4银行， 8K刷新，带SPD 3.3V同步DRAM 64M X 72 SDRAM DIMM支持ECC
绝对最大额定值
项
任何引脚相对于VSS的电压
在V电压
DD
供应相对于VSS
储存温度
功耗
短路电流
符号
V
IN
, V
OUT
V
DD
, V
DDQ
TSTG
Pd
IOS
等级
-1.0 - 4.6
-1.0 - 4.6
-55到+ 150
18
50
单位
V
V
C
W
mA
注意：
如果绝对最大额定值超出可能会造成永久性损坏设备。功能操作应限制
在条件详见本数据表的业务部门。暴露于高于推荐电压
长时间可能会影响器件的可靠性。
DC操作条件和特点
推荐工作条件
（参考电压到Vss = 0V ，TA = 0 70℃ ）
项
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流（输入）
符号
V
DD,
V
DDQ
V
IH
V
IL
V
OH
V
OL
I
LI
民
3.0
2.0
-0.3
2.4
-
-10
典型值
3.3
3.0
0
-
-
-
最大
3.6
V
DDQ
+0.3
0.8
-
0.4
10
单位
V
V
V
V
V
A
笔记
-
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
注： 1 。
2.
3.
V
IH
（最大）= 5.6伏交流电。脉冲宽度
≤
3ns.
V
IL
（分钟） = -2.0V交流。脉冲宽度
≤
3ns
任何输入0V
≤
V
IN
≤
V
DDQ 。
输入漏电流包括高阻输出漏所有双向缓冲器，三态输出。
电容
(V
DD
= 3.3V ，TA = 23℃ ， F = 1MHz时， V
REF
= 1.4V
±
200mV)
项
输入电容[ A0 - A12 ， BA0 - BA1 ]
输入电容[
RAS
,
CAS
,
WE
]
输入电容[ CKE0 - CKE1
]
输入电容[ CLK0 - CLK3 ]
输入电容[
CS0 - CS3 ]
输入电容[ DQM0 - DQM7 ]
数据输入/输出电容[ DQ0 - DQ63 ]
校验位[ CB0 - 7 ]
符号
C
添加
C
IN
C
CKE
C
CLK
C
CS
C
DQM
C
OUT
1
C
OUT
2
民
50
50
28
18
18
13
13
13
最大
95
95
50
25
30
20
18
18
单位
pF
pF
pF
pF
pF
pF
pF
pF
修订： 1.1
修订日期： 11/2000
文档编号： 65830
页码： 4 12
AVED内存产品
凡质量&内存合并
AMP374P6453BT1-C1H/S
基于32M ×8 ， 4银行， 8K刷新，带SPD 3.3V同步DRAM 64M X 72 SDRAM DIMM支持ECC
DC和工作特性
（推荐工作条件，除非另有说明） TA = 0 70℃
符号
ICC1*
测试条件
突发长度= 1
t
RC
≥
t
RC
（分钟）
I
OL
= 0毫安
CKE
≤
V
IL
（最大值），叔
CC
= 10ns的
CKE & CLK
≤
V
IL
（最大值），叔
CC
=
∞
CKE
≥
V
IH
（ MIN）
CS
≥
V
IH
（分钟） ，T
CC
= 10ns的
输入信号时为20ns一次改变
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大值），叔
CC
=
∞
输入信号是稳定的
CKE
≤
V
IL
（最大值），叔
CC
= 10ns的
CKE & CLK
≤
V
IL
（最大值），叔
CC
=
∞
CKE
≥
V
IH
（ MIN）
CS
≥
V
IH
（分钟） ，T
CC
= 10ns的
输入信号时为20ns一次改变
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大值），叔
CC
=
∞
输入信号是稳定的
I
OL
= 0毫安
第一阵
4银行启动
t
CCD
= 2CLK
S
t
RC
≥
t
RC
（分钟）
CKE
≤
0.2V
VERSION
-1H
1,260
36
36
288
252
108
108
540
450
单位
mA
mA
ICC2P
ICC2PS
ICC2N
ICC2NS
ICC3P
ICC3PS
ICC3N
ICC3NS
ICC4
mA
mA
mA
mA
1,305
ICC5
ICC6
2,070
90
mA
mA
ICC1 ：
ICC2P ：
ICC2PS ：
ICC2N ：
ICC2NS ：
ICC3P ：
ICC3PS ：
ICC3N ：
ICC3NS ：
ICC4 ：
ICC5
ICC6 ：
注意事项：
工作电流（一个银行活动）
预充电待机电流在掉电模式
预充电待机电流在掉电模式。
预充电待机电流在非掉电模式。
预充电待机电流在非掉电模式。
主动待机电流在掉电模式。
主动待机电流在掉电模式。
主动待机电流在非掉电模式（一个银行活动） 。
主动待机电流在非掉电模式（一个银行活动） 。
工作电流（突发模式）
刷新当前
自刷新电流
1.测量与产出开放。
2.刷新周期是64毫秒。
3.除非另有说明，输入摆动电平为CMOS （Ⅴ
IH
/V
IL
=V
DDQ
/V
SSQ
).
修订： 1.1
修订日期： 11/2000
文档编号： 65830
页码： 5 12
AVED内存产品
凡质量&内存合并
AMP374P6453BT1-C1H/S
基于32M ×8 ， 4银行， 8K刷新，带SPD 3.3V同步DRAM 64M X 72 SDRAM DIMM支持ECC
描述
AVED内存产品AMP374P6453BT1 - C1H / S是一个64M位x 72同步动态RAM高密度
内存模块。该AVED内存产品AMP374P6453BT1 - C1H / S由18 CMOS 32M ×8位
对在一个TSOP- II封装400mil 4银行同步DRAM和2K EEPROM采用8引脚TSSOP封装
168针的玻璃环氧树脂基板上。两个0.1uF的去耦电容器被安装在所述印刷电路板
平行每个SDRAM 。
该AVED内存产品AMP374P6453BT1 - C1H / S是一个双列直插式内存模块，旨在为mount-
荷兰国际集团为168针边缘连接器插座。同步设计允许使用系统的精确周期控制
时钟。 I / O事务处理可在每个时钟周期。的工作频率，可编程延迟范围
允许在同一设备来对各种高带宽，高性能存储系统的应用是有用的。
应用
主存储器单元的计算机，微型计算机的内存，
刷新内存CRT 。
特点
性能范围
部分鉴定
- AMP374P6453BT1 - C1H / S
8K周期/ 64ms的参考， TSOP ，金触点电镀
- PC100标准
引脚名称
P的N M E
A0 - A12
BA0 - BA1
DQ0 - DQ63
CB0 - 7
CLK0 - CLK3
CKE0 - CKE1
CS0 - CS3
RAS
CAS
WE
DQM0 - 7
VDD
V SS
* V R ê F
SDA
SCL
SA0 - 2
WP
DU
NC
F加利 TIO N
一个D D SS再在P ü吨（M ü ltip乐XE四）
发E乐克拉B一N·K
D上TA在P ü吨/ O ü TP ü吨
建华ê CK B是（D助教-in / O ü T）
C罗CK在P ü吨
C罗CK简体A，B乐在P ü吨
建华IP发E乐CT在P ü吨
R 0 w带有D D重新SS S卓Bé
C 0露米N A D D重新SS S卓Bé
W仪式简体A，B乐
DQM
P 2 O宽E R 5 ü P P LY （ 3.3 V ）
摹RO ü N D
P 2 O宽E R 5 ü P P LY FO R R é FE重 CE
发E RIA l一个D D重新SS D上TA的I / O
发E RIA升C罗CK
在E E P R 0 M A D D SS重
W仪式P ro的TE CT
D 2 O N'吨ü本身
N}÷ C 0 N N多人回放
产品编号
最大频率/速度
AMP374P6453BT1 - C1H / S PC100MHz （为10ns @ CL = 2 ）
突发模式工作
自动&自我刷新能力（ 8K周期/ 64ms的）
LVTTL兼容的输入和输出
3.3V单电源
±
0.3V电源
MRS周期与解决关键程序
潜伏期（从地址栏访问）
突发长度（1， 2，4， 8 &全页）
数据加扰（顺序&交错）
所有的输入进行采样，正
将系统时钟的边沿
串行存在检测与EEPROM
修订： 1.1
修订日期： 11/2000
文档编号： 65830
页码： 1的12
AVED内存产品
凡质量&内存合并
AMP374P6453BT1-C1H/S
基于32M ×8 ， 4银行， 8K刷新，带SPD 3.3V同步DRAM 64M X 72 SDRAM DIMM支持ECC
引脚配置（正面/背面）
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
前
VSS
DQ0
DQ1
DQ2
DQ3
V
DD
DQ4
DQ5
DQ6
DQ7
DQ8
VSS
DQ9
DQ10
DQ11
DQ12
DQ13
V
DD
DQ14
DQ15
CB0
CB1
VSS
NC
NC
V
DD
WE
针
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
前
DQM1
CS0
针
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
前
DQ18
DQ19
V
DD
DQ20
NC
* VREF
CKE1
VSS
DQ21
DQ22
DQ23
VSS
DQ24
DQ25
DQ26
DQ27
V
DD
DQ28
DQ29
DQ30
DQ31
VSS
CLK2
NC
WP
** SDA
** SCL
V
DD
针
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
后
VSS
DQ32
DQ33
DQ34
DQ35
V
DD
DQ36
DQ37
DQ38
DQ39
DQ40
VSS
DQ41
DQ42
DQ43
DQ44
DQ45
V
DD
DQ46
DQ47
CB4
CB5
VSS
NC
NC
V
DD
CAS
针
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
后
DQM5
CS1
RAS
针
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
后
DQ50
DQ51
V
DD
DQ52
NC
* VREF
NC
VSS
DQ53
DQ54
DQ55
VSS
DQ56
DQ57
DQ58
DQ59
V
DD
DQ60
DQ61
DQ62
DQ63
VSS
CLK3
NC
**SA0
**SA1
**SA2
V
DD
DU
VSS
A0
A2
A4
A6
A8
A10/AP
BA1
V
DD
V
DD
CLK0
VSS
DU
CS2
VSS
A1
A3
A5
A7
A9
BA0
A11
V
DD
CLK1
A12
VSS
CKE0
CS3
DQM0
DQM2
DQM3
DU
V
DD
NC
NC
CB2
CB3
VSS
DQ16
DQ17
DQM4
DQM6
DQM7
*A13
V
DD
NC
NC
CB6
CB7
VSS
DQ48
DQ49
标有*销在此模块中未使用。
标**引脚应在NC不支持SPD系统。
修订： 1.1
修订日期： 11/2000
文档编号： 65830
页码： 2 12
AVED内存产品
凡质量&内存合并
AMP374P6453BT1-C1H/S
基于32M ×8 ， 4银行， 8K刷新，带SPD 3.3V同步DRAM 64M X 72 SDRAM DIMM支持ECC
引脚配置说明
针
CLK
CS
CKE
名字
系统时钟
芯片选择
时钟使能
输入功能
活跃在正向边缘SAM PLE所有输入。
禁用或启用的设备操作通过屏蔽或使所有的输入
除了CLK ， CKE和DQM 。
面罩系统时钟从下一个时钟周期冻结操作。 CKE
应该启用的至少一个周期之前的新通讯和。关闭
输入缓冲器的电源关闭待机。
CKE前应进行有效的COM命令启用1CLK + T SS 。
行/列地址米ultiplexed对SAM é销。
行地址： RA0 - RA12 ，列地址： CA0 - CA9
选择银行时行地址锁存器恬E要被激活。
选择读/写列地址锁存器中添é银行。
锁存行地址，在CLK的与正向边沿
RAS
低。
让行存取&预充电。
A0 - A12
地址
BA0 - BA1
银行选择地址
RAS
行地址选通
CAS
科拉姆否的地址选通
锁存的列地址，在CLK的与正向边沿
A S
低。
启用科拉姆-N接入。
允许写操作和行预充电。
数据锁存从开始
CAS
,
WE
活跃的。
WE
W启用仪式
DQM0 - DQM7
DQ0 - DQ63
CB0 - 7
数据输入/输出面膜
数据输入/输出
校验位
使得数据输出高阻，
TSHZ
后的时钟和掩模的输出。
块中的数据输入时， DQM活跃。 （字节屏蔽）
数据输入/输出米ultiplexed在相同的针。
校验位用于ECC 。
WP
W仪式保护
V
DD
/ VSS
电源/接地
WP引脚通过47KΩ的电阻连接到Vss 。 W母鸡W P为“高”
EEPROM程序铭将受到抑制，整个米EM ORY会
写保护。
电源和地的输入缓冲器和核心逻辑。
修订： 1.1
修订日期： 11/2000
文档编号： 65830
页码： 3 12
AVED内存产品
凡质量&内存合并
AMP374P6453BT1-C1H/S
基于32M ×8 ， 4银行， 8K刷新，带SPD 3.3V同步DRAM 64M X 72 SDRAM DIMM支持ECC
绝对最大额定值
项
任何引脚相对于VSS的电压
在V电压
DD
供应相对于VSS
储存温度
功耗
短路电流
符号
V
IN
, V
OUT
V
DD
, V
DDQ
TSTG
Pd
IOS
等级
-1.0 - 4.6
-1.0 - 4.6
-55到+ 150
18
50
单位
V
V
C
W
mA
注意：
如果绝对最大额定值超出可能会造成永久性损坏设备。功能操作应限制
在条件详见本数据表的业务部门。暴露于高于推荐电压
长时间可能会影响器件的可靠性。
DC操作条件和特点
推荐工作条件
（参考电压到Vss = 0V ，TA = 0 70℃ ）
项
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流（输入）
符号
V
DD,
V
DDQ
V
IH
V
IL
V
OH
V
OL
I
LI
民
3.0
2.0
-0.3
2.4
-
-10
典型值
3.3
3.0
0
-
-
-
最大
3.6
V
DDQ
+0.3
0.8
-
0.4
10
单位
V
V
V
V
V
A
笔记
-
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
注： 1 。
2.
3.
V
IH
（最大）= 5.6伏交流电。脉冲宽度
≤
3ns.
V
IL
（分钟） = -2.0V交流。脉冲宽度
≤
3ns
任何输入0V
≤
V
IN
≤
V
DDQ 。
输入漏电流包括高阻输出漏所有双向缓冲器，三态输出。
电容
(V
DD
= 3.3V ，TA = 23℃ ， F = 1MHz时， V
REF
= 1.4V
±
200mV)
项
输入电容[ A0 - A12 ， BA0 - BA1 ]
输入电容[
RAS
,
CAS
,
WE
]
输入电容[ CKE0 - CKE1
]
输入电容[ CLK0 - CLK3 ]
输入电容[
CS0 - CS3 ]
输入电容[ DQM0 - DQM7 ]
数据输入/输出电容[ DQ0 - DQ63 ]
校验位[ CB0 - 7 ]
符号
C
添加
C
IN
C
CKE
C
CLK
C
CS
C
DQM
C
OUT
1
C
OUT
2
民
50
50
28
18
18
13
13
13
最大
95
95
50
25
30
20
18
18
单位
pF
pF
pF
pF
pF
pF
pF
pF
修订： 1.1
修订日期： 11/2000
文档编号： 65830
页码： 4 12
AVED内存产品
凡质量&内存合并
AMP374P6453BT1-C1H/S
基于32M ×8 ， 4银行， 8K刷新，带SPD 3.3V同步DRAM 64M X 72 SDRAM DIMM支持ECC
DC和工作特性
（推荐工作条件，除非另有说明） TA = 0 70℃
符号
ICC1*
测试条件
突发长度= 1
t
RC
≥
t
RC
（分钟）
I
OL
= 0毫安
CKE
≤
V
IL
（最大值），叔
CC
= 10ns的
CKE & CLK
≤
V
IL
（最大值），叔
CC
=
∞
CKE
≥
V
IH
（ MIN）
CS
≥
V
IH
（分钟） ，T
CC
= 10ns的
输入信号时为20ns一次改变
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大值），叔
CC
=
∞
输入信号是稳定的
CKE
≤
V
IL
（最大值），叔
CC
= 10ns的
CKE & CLK
≤
V
IL
（最大值），叔
CC
=
∞
CKE
≥
V
IH
（ MIN）
CS
≥
V
IH
（分钟） ，T
CC
= 10ns的
输入信号时为20ns一次改变
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大值），叔
CC
=
∞
输入信号是稳定的
I
OL
= 0毫安
第一阵
4银行启动
t
CCD
= 2CLK
S
t
RC
≥
t
RC
（分钟）
CKE
≤
0.2V
VERSION
-1H
1,260
36
36
288
252
108
108
540
450
单位
mA
mA
ICC2P
ICC2PS
ICC2N
ICC2NS
ICC3P
ICC3PS
ICC3N
ICC3NS
ICC4
mA
mA
mA
mA
1,305
ICC5
ICC6
2,070
90
mA
mA
ICC1 ：
ICC2P ：
ICC2PS ：
ICC2N ：
ICC2NS ：
ICC3P ：
ICC3PS ：
ICC3N ：
ICC3NS ：
ICC4 ：
ICC5
ICC6 ：
注意事项：
工作电流（一个银行活动）
预充电待机电流在掉电模式
预充电待机电流在掉电模式。
预充电待机电流在非掉电模式。
预充电待机电流在非掉电模式。
主动待机电流在掉电模式。
主动待机电流在掉电模式。
主动待机电流在非掉电模式（一个银行活动） 。
主动待机电流在非掉电模式（一个银行活动） 。
工作电流（突发模式）
刷新当前
自刷新电流
1.测量与产出开放。
2.刷新周期是64毫秒。
3.除非另有说明，输入摆动电平为CMOS （Ⅴ
IH
/V
IL
=V
DDQ
/V
SSQ
).
修订： 1.1
修订日期： 11/2000
文档编号： 65830
页码： 5 12
QQ：2880707522 复制
