AM24LC21B
双模式， 1K位（ 128 ×8 ）， 2线串行EEPROM
特点
- 单电源供电，工作下降到2.5V
- 完全实现DDC1 / DDC2接口
监测鉴定，包括恢复到DDC1
- 低功耗CMOS技术
- 1 mA典型工作电流
- 10 uA的待机电流典型值5.5V
- 2线串行接口总线，I
2
C兼容
- 的100Khz （ 2.5V ）和400kHz （ 5V ）的兼容性
- 自定时写周期（包括自动擦除）
- 硬件写保护引脚
- 最多8个字节页写缓冲器
- 100擦除/写周期
- 数据保存> 40年
- 采用8引脚PDIP和SOP封装
- 适用于扩展级温度范围
商业（ C） ： 0 ° C至+ 70°C
工业级（I ） ： -40°C至+ 85°C
（初步）
概述
该AM24LC21B是一个128 ×8位双模式
电可擦除的PROM 。该装置是
在需要存储的应用程序设计用于
并串行配置和控制的传输
信息。两种操作模式已
实现：只传输模式和双向
模式。在上电时，该设备将在
只传输模式，发送一个串行比特流
存储器阵列的内容，由VCLK时钟
引脚。有效高的SCL引脚低电平跳变
使设备进入双向模式，
同的字节选择的读/写能力的
存储器阵列。该AM24LC21B处于可用
在这两个标准的8引脚PDIP和SOP封装
商用和工业温度范围。
该
区别
间
AM24LC21
和
AM24LC21B是前者具有写保护
功能，而后者不具有写保护
功能。
引脚分配
（ TOP VIEW ）
NC
NC
NC
VSS
1
2
3
4
8
7
6
5
VCC
VCLK
SCL
SDA
NC
NC
NC
VSS
1
2
3
4
（ TOP VIEW ）
8
7
6
5
VCC
VCLK
SCL
SDA
引脚说明
名字
NC
VSS
SDA
VCLK
VCC
SCL
描述
无连接
地
串行地址/数据I / O
串行时钟（传送模式）
电源
串行时钟（双向模式）
PDIP封装
SOP封装
注。
见引脚说明（续）于11/13页了解更多
详细
订购信息
AM24LC 21B X X X
工作电压
立法会： 2.5V 5.5V ， CMOS
TYPE
1K双模式
温度。等级
空白： 0
o
C ~
+
70
o
C
I
o
o
:
40 C ~
+
85 C
包
S： SOP- 8L
N： PDIP -8L
填料
空白：管
答：大坪
该数据表包含的新产品信息。易亨电子公司保留权利修改产品规格，恕不另行通知。无责任承担由于使用的结果
此产品。在任何授权不得销售该产品。
修订版0.1 2003年7月2日
1/13
AM24LC21B
双模式， 1K位（ 128 ×8 ）， 2线串行EEPROM
框图
SDA
SCL
I / O
控制逻辑
高压发生器
（初步）
VCLK
EEPROM
ARRAY
页锁存器
XDEC
内存
控制逻辑
VCC
YDEC
VSS
SENSE AMP
R / W *控制
易亨电子股份有限公司
www.anachip.com.tw
2/13
REV 0.1 2003年7月2日
AM24LC21B
双模式， 1K位（ 128 ×8 ）， 2线串行EEPROM
绝对最大额定值
（注）
符号
V
CC
V
SS
T
OP
T
英镑
参数
电压对地
所有输入和输出w.r.t.
工作温度
储存温度
等级
7
-0.6V至Vcc + 1
0至+ 70 （商业）
-40到+85 （工业）
-65到+125
单位
V
V
°C
°C
（初步）
DC电气特性
（VCC = 2.5V至5.5V ，T
符号
V
IH
V
IL
V
IH
V
IL
V
HYS
V
OL1
V
OL2
I
LI
I
LO
I
CC（写）
I
CC （读）
I
CCS
参数
SCL和SDA引脚：
高电平输入电压
SCL和SDA引脚：
低电平输入电压
VCLK引脚的输入电平：
高电平输入电压
VCLK引脚的输入电平：
低电平输入电压
施密特迟滞
输入
低电平输出电压
低电平输出电压
输入漏电流
输出漏电流
工作电流
工作电流
待机电流
AC
=0
o
C ~ +70
o
C，T
AI
= -40
o
C ~ +85
o
C)
条件
V
CC
≥2.7V
（注）
V
CC
<2.7V （注）
TRIGGER
（注）
I
OL
= 3mA电流， V
CC
= 2.5V （注）
I
OL
= 6毫安，V
CC
=2.5V
V
IN
= 0.1V至V
CC
V
OUT
= 0.1V至V
CC
V
CC
= 5.5V ， SCL = 400kHz的
V
CC
= 5.5V ， SCL = 400kHz的
V
CC
= 3V ， SDA ，SCL = = V
CC
V
CC
= 5.5V ， SDA ，SCL = = V
CC,
VCLK = V
SS
分钟。
0.7Vcc
2
0.05Vcc
-10
-10
马克斯。
0.3Vcc
0.2Vcc
0.4
0.6
10
10
3
1
30
100
单位
V
V
V
V
V
V
V
uA
uA
mA
mA
uA
注意：
此参数是周期性采样，而不是100 ％测试
易亨电子股份有限公司
www.anachip.com.tw
3/13
REV 0.1 2003年7月2日
AM24LC21B
双模式， 1K位（ 128 ×8 ）， 2线串行EEPROM
AC电气特性
符号
F
CLK
T
H
T
L
T
R
T
F
T
高清（ST）的
T
SU （ST）的
T
高清（ DI）的
T
SU（ DI ）
T
SU（ STP）的
T
AA
T
BUF
T
OF
T
SP
T
WR
T
VAA
T
VH
T
VL
T
VHZ
T
VPU
参数
时钟频率
时钟高电平时间
时钟低电平时间
SDA和SCL上升
时间
SDA和SCL下降
时间
启动条件保持
时间
开始
条件
建立时间
数据输入保持时间
数据输入设置
时间
停止
条件
建立时间
输出有效
时钟
总线空闲时间
输出下降时间从
V
IH（分钟）
到V
白细胞介素（最大）
输入滤波器穗
抑制（ SDA
和SCL引脚）
写周期时间
输出有效
V
CLK
VCLK高时间
VCLK低电平时间
模式转变时
只传输功率
运行时间
耐力
标准模式
民
4
4.7
4
4.7
0
0.25
4
4.7
4
4.7
0
1M
最大
100
1
0.3
3.5
0.25
0.05
10
2
0.5
Vcc=4.5V~5.5V
快速模式
民
最大
400
0.6
1.3
0.6
0.6
0
0.1
0.6
1.3
20+0.1C
B
0.6
1.3
0
1M
0.3
0.3
0.9
0.25
0.05
10
1
0.5
周期
单位
千赫
us
us
us
us
us
us
us
us
us
us
us
us
us
ms
备注
(Note1)
(Note1)
在此之后的第一个科幻
产生时钟脉冲
仅与
重复启动条件
（注2 ）
（注2 ）
时间总线必须保持
之前，新的免费
传输开始
（注1 ） ，C
B
≤100pF
（注3）
字节和页模式
25
0
C，V
CC
= 5V ，座
模式（注4 ）
（初步）
注： 1 。
未经100％测试。
B
在pF的总线上的 - 总电容。
注2 。
作为发送器，器件必须提供内部最小延迟时间来弥补的未定义区域（最小为300ns ）
SCL下降沿避免unitended的启动或停止条件
注3 。
合并牛逼
SP
和V
HYS
规格是由于新的施密特触发器输入，它提供了改进的噪声和尖峰
抑制。这省去了为T
l
特定网络阳离子标准操作。
注4 。
该参数没有进行测试，但性能可以保证。
易亨电子股份有限公司
www.anachip.com.tw
4/13
REV 0.1 2003年7月2日
AM24LC21B
双模式， 1K位（ 128 ×8 ）， 2线串行EEPROM
功能说明
1.0概述
该AM24LC21B工作在两种模式下，
发送的唯一模式和双向模式。
有一个单独的两线协议，支持
每个模式中，每一个都具有一个单独的时钟输入端和
共享一个共同的数据线（SDA） 。该装置
进入上电时的发送-only模式。在
该模式中，设备发送的数据位
SDA引脚在回答有关VCLK时钟信号
引脚。该器件将保持在此模式下，直到一个有效的
高向低过渡放置在SCL输入。
当SCL的有效过渡的认可，
设备将切换到双向模式。该
只有这样，才能将设备切换回
发送-only模式是从切断电源
装置。
2.1发送-only模式
该设备将在发送-only模式开机。
该模式支持单向双线
协议中的内容跨使命
存储器阵列。该设备要求它是
初始化的之前有效数据发送中
发送-only模式（请参见初始化程序，
SCL
T
VAA
SDA
B
IT
1(LSB)
VCLK
T
VHIGH
T
VLOW
T
VAA
N
ULL
B
IT
B
IT
8(MSB)
B
IT
7
（初步）
下文）。在这种模式中，数据在发送
SDA引脚8位字节，每个其次是第九，空
位（见图2-1） 。时钟源
发送只被设置在VCLK销模式，
与一个数据位是在此上升沿输出
引脚。的8位中的每个字节被发送最
第一显著位。所述存储器内的每个字节
数组将依次输出。当最后一个字节
在存储器阵列被发送时，输出将
绕回到第一位置，并继续。该
双向模式时钟（ SCL）引脚必须保持
高该设备保留在发送仅
模式。
2.2初始化程序
之后VCC稳定后，该设备将在
发送-only模式。在VCLK九个时钟周期
销必须给该设备为它执行
内部同步。在此期间，该
SDA引脚处于高阻抗状态。对
在第十个时钟周期的上升沿，器件将
输出的第一个有效数据比特，这将是最
显著字节位。该设备将在上电时
一个不确定的字节地址。 （图2-2 ） 。
图2-1 。仅用于发送模式
V
CC
SCL
SDA
H
室内运动场
I
MPEDANCE FOR
9
时钟周期
T
VPU
VCLK
1
2
8
9
10
11
T
VAA
B
IT
8
T
VAA
B
IT
7
图2-2 。设备初始化
易亨电子股份有限公司
www.anachip.com.tw
5/13
REV 0.1 2003年7月2日
AM24LC21B
双模式， 1K位（ 128 ×8 ）， 2线串行EEPROM
特点
- 单电源供电，工作下降到2.5V
- 完全实现DDC1 / DDC2接口
监测鉴定，包括恢复到DDC1
- 低功耗CMOS技术
- 1 mA典型工作电流
- 10 uA的待机电流典型值5.5V
- 2线串行接口总线，I
2
C兼容
- 的100Khz （ 2.5V ）和400kHz （ 5V ）的兼容性
- 自定时写周期（包括自动擦除）
- 硬件写保护引脚
- 最多8个字节页写缓冲器
- 100擦除/写周期
- 数据保存> 40年
- 采用8引脚PDIP和SOP封装
- 适用于扩展级温度范围
商业（ C） ： 0 ° C至+ 70°C
工业级（I ） ： -40°C至+ 85°C
（初步）
概述
该AM24LC21B是一个128 ×8位双模式
电可擦除的PROM 。该装置是
在需要存储的应用程序设计用于
并串行配置和控制的传输
信息。两种操作模式已
实现：只传输模式和双向
模式。在上电时，该设备将在
只传输模式，发送一个串行比特流
存储器阵列的内容，由VCLK时钟
引脚。有效高的SCL引脚低电平跳变
使设备进入双向模式，
同的字节选择的读/写能力的
存储器阵列。该AM24LC21B处于可用
在这两个标准的8引脚PDIP和SOP封装
商用和工业温度范围。
该
区别
间
AM24LC21
和
AM24LC21B是前者具有写保护
功能，而后者不具有写保护
功能。
引脚分配
（ TOP VIEW ）
NC
NC
NC
VSS
1
2
3
4
8
7
6
5
VCC
VCLK
SCL
SDA
NC
NC
NC
VSS
1
2
3
4
（ TOP VIEW ）
8
7
6
5
VCC
VCLK
SCL
SDA
引脚说明
名字
NC
VSS
SDA
VCLK
VCC
SCL
描述
无连接
地
串行地址/数据I / O
串行时钟（传送模式）
电源
串行时钟（双向模式）
PDIP封装
SOP封装
注。
见引脚说明（续）于11/13页了解更多
详细
订购信息
AM24LC 21B X X X
工作电压
立法会： 2.5V 5.5V ， CMOS
TYPE
1K双模式
温度。等级
空白： 0
o
C ~
+
70
o
C
I
o
o
:
40 C ~
+
85 C
包
S： SOP- 8L
N： PDIP -8L
填料
空白：管
答：大坪
该数据表包含的新产品信息。易亨电子公司保留权利修改产品规格，恕不另行通知。无责任承担由于使用的结果
此产品。在任何授权不得销售该产品。
修订版0.1 2003年7月2日
1/13
AM24LC21B
双模式， 1K位（ 128 ×8 ）， 2线串行EEPROM
框图
SDA
SCL
I / O
控制逻辑
高压发生器
（初步）
VCLK
EEPROM
ARRAY
页锁存器
XDEC
内存
控制逻辑
VCC
YDEC
VSS
SENSE AMP
R / W *控制
易亨电子股份有限公司
www.anachip.com.tw
2/13
REV 0.1 2003年7月2日
AM24LC21B
双模式， 1K位（ 128 ×8 ）， 2线串行EEPROM
绝对最大额定值
（注）
符号
V
CC
V
SS
T
OP
T
英镑
参数
电压对地
所有输入和输出w.r.t.
工作温度
储存温度
等级
7
-0.6V至Vcc + 1
0至+ 70 （商业）
-40到+85 （工业）
-65到+125
单位
V
V
°C
°C
（初步）
DC电气特性
（VCC = 2.5V至5.5V ，T
符号
V
IH
V
IL
V
IH
V
IL
V
HYS
V
OL1
V
OL2
I
LI
I
LO
I
CC（写）
I
CC （读）
I
CCS
参数
SCL和SDA引脚：
高电平输入电压
SCL和SDA引脚：
低电平输入电压
VCLK引脚的输入电平：
高电平输入电压
VCLK引脚的输入电平：
低电平输入电压
施密特迟滞
输入
低电平输出电压
低电平输出电压
输入漏电流
输出漏电流
工作电流
工作电流
待机电流
AC
=0
o
C ~ +70
o
C，T
AI
= -40
o
C ~ +85
o
C)
条件
V
CC
≥2.7V
（注）
V
CC
<2.7V （注）
TRIGGER
（注）
I
OL
= 3mA电流， V
CC
= 2.5V （注）
I
OL
= 6毫安，V
CC
=2.5V
V
IN
= 0.1V至V
CC
V
OUT
= 0.1V至V
CC
V
CC
= 5.5V ， SCL = 400kHz的
V
CC
= 5.5V ， SCL = 400kHz的
V
CC
= 3V ， SDA ，SCL = = V
CC
V
CC
= 5.5V ， SDA ，SCL = = V
CC,
VCLK = V
SS
分钟。
0.7Vcc
2
0.05Vcc
-10
-10
马克斯。
0.3Vcc
0.2Vcc
0.4
0.6
10
10
3
1
30
100
单位
V
V
V
V
V
V
V
uA
uA
mA
mA
uA
注意：
此参数是周期性采样，而不是100 ％测试
易亨电子股份有限公司
www.anachip.com.tw
3/13
REV 0.1 2003年7月2日
AM24LC21B
双模式， 1K位（ 128 ×8 ）， 2线串行EEPROM
AC电气特性
符号
F
CLK
T
H
T
L
T
R
T
F
T
高清（ST）的
T
SU （ST）的
T
高清（ DI）的
T
SU（ DI ）
T
SU（ STP）的
T
AA
T
BUF
T
OF
T
SP
T
WR
T
VAA
T
VH
T
VL
T
VHZ
T
VPU
参数
时钟频率
时钟高电平时间
时钟低电平时间
SDA和SCL上升
时间
SDA和SCL下降
时间
启动条件保持
时间
开始
条件
建立时间
数据输入保持时间
数据输入设置
时间
停止
条件
建立时间
输出有效
时钟
总线空闲时间
输出下降时间从
V
IH（分钟）
到V
白细胞介素（最大）
输入滤波器穗
抑制（ SDA
和SCL引脚）
写周期时间
输出有效
V
CLK
VCLK高时间
VCLK低电平时间
模式转变时
只传输功率
运行时间
耐力
标准模式
民
4
4.7
4
4.7
0
0.25
4
4.7
4
4.7
0
1M
最大
100
1
0.3
3.5
0.25
0.05
10
2
0.5
Vcc=4.5V~5.5V
快速模式
民
最大
400
0.6
1.3
0.6
0.6
0
0.1
0.6
1.3
20+0.1C
B
0.6
1.3
0
1M
0.3
0.3
0.9
0.25
0.05
10
1
0.5
周期
单位
千赫
us
us
us
us
us
us
us
us
us
us
us
us
us
ms
备注
(Note1)
(Note1)
在此之后的第一个科幻
产生时钟脉冲
仅与
重复启动条件
（注2 ）
（注2 ）
时间总线必须保持
之前，新的免费
传输开始
（注1 ） ，C
B
≤100pF
（注3）
字节和页模式
25
0
C，V
CC
= 5V ，座
模式（注4 ）
（初步）
注： 1 。
未经100％测试。
B
在pF的总线上的 - 总电容。
注2 。
作为发送器，器件必须提供内部最小延迟时间来弥补的未定义区域（最小为300ns ）
SCL下降沿避免unitended的启动或停止条件
注3 。
合并牛逼
SP
和V
HYS
规格是由于新的施密特触发器输入，它提供了改进的噪声和尖峰
抑制。这省去了为T
l
特定网络阳离子标准操作。
注4 。
该参数没有进行测试，但性能可以保证。
易亨电子股份有限公司
www.anachip.com.tw
4/13
REV 0.1 2003年7月2日
AM24LC21B
双模式， 1K位（ 128 ×8 ）， 2线串行EEPROM
功能说明
1.0概述
该AM24LC21B工作在两种模式下，
发送的唯一模式和双向模式。
有一个单独的两线协议，支持
每个模式中，每一个都具有一个单独的时钟输入端和
共享一个共同的数据线（SDA） 。该装置
进入上电时的发送-only模式。在
该模式中，设备发送的数据位
SDA引脚在回答有关VCLK时钟信号
引脚。该器件将保持在此模式下，直到一个有效的
高向低过渡放置在SCL输入。
当SCL的有效过渡的认可，
设备将切换到双向模式。该
只有这样，才能将设备切换回
发送-only模式是从切断电源
装置。
2.1发送-only模式
该设备将在发送-only模式开机。
该模式支持单向双线
协议中的内容跨使命
存储器阵列。该设备要求它是
初始化的之前有效数据发送中
发送-only模式（请参见初始化程序，
SCL
T
VAA
SDA
B
IT
1(LSB)
VCLK
T
VHIGH
T
VLOW
T
VAA
N
ULL
B
IT
B
IT
8(MSB)
B
IT
7
（初步）
下文）。在这种模式中，数据在发送
SDA引脚8位字节，每个其次是第九，空
位（见图2-1） 。时钟源
发送只被设置在VCLK销模式，
与一个数据位是在此上升沿输出
引脚。的8位中的每个字节被发送最
第一显著位。所述存储器内的每个字节
数组将依次输出。当最后一个字节
在存储器阵列被发送时，输出将
绕回到第一位置，并继续。该
双向模式时钟（ SCL）引脚必须保持
高该设备保留在发送仅
模式。
2.2初始化程序
之后VCC稳定后，该设备将在
发送-only模式。在VCLK九个时钟周期
销必须给该设备为它执行
内部同步。在此期间，该
SDA引脚处于高阻抗状态。对
在第十个时钟周期的上升沿，器件将
输出的第一个有效数据比特，这将是最
显著字节位。该设备将在上电时
一个不确定的字节地址。 （图2-2 ） 。
图2-1 。仅用于发送模式
V
CC
SCL
SDA
H
室内运动场
I
MPEDANCE FOR
9
时钟周期
T
VPU
VCLK
1
2
8
9
10
11
T
VAA
B
IT
8
T
VAA
B
IT
7
图2-2 。设备初始化
易亨电子股份有限公司
www.anachip.com.tw
5/13
REV 0.1 2003年7月2日
QQ：2880707522 复制
