[AKD4671-B]
AKD4671-B
评估板Rev.0的AK4671
概述
AKD4671是一个评估板为AK4671 ，立体声编解码器，内置麦克风放大器，
接收器放大器和耳机放大器。
该AKD4671可以评估的A / D转换器和D / A转换器分别除了环回模式
（A / D
→
D / A） 。该AKD4671 - B也有数字音频接口和可实现与接口
通过OPT -连接数字音频系统。
订购指南
AKD4671
---
评估板AK4671
（电缆与IBM -AT的打印机端口，兼容PC和控制连接
软件都挤满了这一点。该控制软件不支持Windows NT 。 ）
功能
DIT / DIR与光输入/输出
10PIN头的数字音频I / F ， PCM I / F （基带，蓝牙）
外部时钟输入BNC连接器
10PIN头串行控制模式
REG
TVDD3
TVDD2
DVDD
PVDD SAVDD
AVDD
3.3 V
REG
选择退出TX
OPT IN
RX
AK4114
DIR
DIT
MIC
千斤顶
LIN1/RIN1
数字音频I / F
10PIN头
控制I / F
10PIN头
控制I / F
SAR ADC
10PIN头
基带I / F
10PIN头
VSS2
VSS1
VSS3
VSS4
LIN2/3/4
RIN2/3/4
AK4671
SAIN1/2/3
SAIN3
LOUT1/2/3
ROUT1/2/3
HP
千斤顶
4212
HP
GND
蓝牙I / F
10PIN头
AK4212
Spk_L
千斤顶
Spk_R
千斤顶
图1. AKD4671 -B框图
*电气原理图和PCB布局附于本手册最后
<KM089000>
-1-
2007 / 05
[AKD4671-B]
评估板手册
操作流程
1）设置电源线。
（1-1 ）如果使用调节剂。
设置跳线插针。
JP
状态
JP18
SVDD
SEL
短
JP20
AVDD
SEL
短
JP22
SAVDD
SEL
短
JP24
PVDD
SEL
短
JP26
DVDD
SEL
短
JP27
TVDD2
SEL
短
JP29
TVDD3
SEL
短
JP31
VCC
SEL
短
JP7
VCC2
SEL
短
设置电源线。
[注册] （红色）
[ D3V ] （橙色）
[ AGND ] （黑色）
[ DGND ] （黑色）
= 5.0V
= 2.7
3.6V
= 0V
= 0V
：用于调节（ 3.3V输出： AK4671 ，逻辑）
：为AK4114和逻辑（典型值3.3V ）
：模拟地
：逻辑地
（1-2 ）如果使用电源连接器。
设置跳线插针。
JP
状态
JP18
SVDD
SEL
开放
JP20
AVDD
SEL
开放
JP22
SAVDD
SEL
开放
JP24
PVDD
SEL
开放
JP26
DVDD
SEL
开放
JP27
TVDD2
SEL
开放
JP29
TVDD3
SEL
开放
JP31
VCC
SEL
开放
JP7
VCC2
SEL
开放
设置电源线。
[ SVDD ] （橙色）
[ AVDD ] （橙色）
[ SAVDD ] （橙色）
[ PVDD ] （橙色）
[ DVDD ] （橙色）
[ TVDD2 ] （橙色）
[ TVDD3 ] （橙色）
[ VCC ] （橙色）
[ VCC2 ] （橙色）
[ D3V ] （橙色）
[ AGND ] （黑色）
[ DGND ] （黑色）
= 3.0 ~ 5.5V
= 2.2 ~ 3.6V
= 2.2 ~ 3.6V
= 2.2
3.6V
= 1.6
3.6V
= 1.6
3.6V
= 1.6
3.6V
= 1.6
3.6V
= 1.6
3.6V
= 2.7
3.6V
= 0V
= 0V
：为AK4212的SVDD （典型值3.6V ）
：为AK4671的AVDD （典型值3.3V ）
：为AK4671的SAVDD （典型值3.3V ）
：为AK4671的PVDD （典型值3.3V ）
：为AK4671的DVDD （典型值3.3V ）
：为AK4671的TVDD2 （典型值3.3V ）
：为AK4671的TVDD3 （典型值3.3V ）
：逻辑（典型值3.3V ：作为DVDD电压相同）
：逻辑（典型值3.3V ：为TVDD2和TVDD3电压相同）
：为AK4114和逻辑（典型值3.3V ）
：模拟地
：逻辑地
*每个电源线应该从电源单元分布。
2 ）建立评估模式，跳线和DIP开关。 （请参阅以下内容。 ）
3）电源。
的AK4671和AK4114应该重置一次使SW1 （DIR）和SW2 （PDN）的“L”上电时。
<KM089000>
-2-
2007 / 05
[AKD4671-B]
评估模式
1.音频I / F的评价模式
在使用AK4114 AK4671评价，有必要对应于音频接口格式
AK4671和AK4114 。关于AK4671音频接口格式，请参阅AK4671的数据表。关于
AK4114音频接口格式，参见表2第19页上。
该AK4114工作在32kHz时以上的FS 。如果FS超过32kHz的速度较慢，请使用其他模式。
此外， AK4114的MCLK支持256fs和512fs 。如果只是这一个条件评价它，请
使用其他模式
（ 1 ）外部从属模式
的A / D（ 1-1 ）评价使用AK4114的DIT
AK4114 / A的使用DIR的D （ 1-2）评价
的环回用AK4114 <Default> （1-3）评价
环回（ 1-4）评价的主时钟外部流入的， BICK和LRCK划分了
板
（ 1-5 ）所有的接口信号包括主时钟由外部送入
（ 2 ）外部主模式
的A / D（ 2-1 ）评价使用AK4114的DIT
AK4114 / A的使用DIR的D （ 2-2 ）评价
的环回用AK4114 （2-3）评价
（ 2-4 ）所有的接口信号包括主时钟由外部送入
（ 3 ）从PLL模式
（ 3-1 ） PLL参考时钟： MCKI引脚
的A / D（ 3-1-1 ）评估使用AK4114的DIT
环回用AK4114 （ 3-1-2 ）评估
（ 3-1-3 ）所有的接口信号包括主时钟由外部送入
（ 3-2 ） PLL参考时钟： BICK和LRCK针
的A / D（ 3-2-1 ）评估使用AK4114的DIT
AK4114 / A的使用DIR的D （ 3-2-2 ）评估
环回用AK4114 （ 3-2-3 ）评估
（ 3-2-4 ）所有的接口信号包括主时钟由外部送入
（ 4 ） PLL主模式
的A / D（ 4-1 ）评价使用AK4114的DIT
的环回（4-2）评价
（ 4-3 ）所有的接口信号包括主时钟由外部送入
<KM089000>
-3-
2007 / 05
[AKD4671-B]
（ 1 ）外部从属模式
当PMPLL位为“0 ”时， AK4671变得EXT模式。主时钟是从MCKI引脚，内部PLL输入
电路不动作。此模式是与正常的音频编解码器的I / F兼容。所需的时钟
操作是MCKI （ 256fs ， 384fs ， 512fs ， 768fs或1024fs ） ， LRCK （ FS）和BICK （ ≥32fs ） 。主时钟（ MCKI ）
应与LRCK同步。这些时钟之间的相位并不重要。 MCKI的输入频率
被选中FS1-0位。
AK4671
MCKO
MCKI
BICK
LRCK
SDTO
SDTI
256fs ， 384fs ， 512fs ，
768fs或1024fs
≥
32fs
1fs
DSP或
μP
MCLK
BCLK
LRCK
SDTI
SDTO
的A / D（ 1-1 ）评价使用AK4114的DIT
X2 （震荡器）和端口2（ DIT ）的使用。没有什么应该被连接到PORT1 （ DIR ）和PORT4 （ DSP ） 。
该跳线应设置为以下几点。
JP36
MCLK
DIR
EXT
JP33
BICK_SEL
DIR
4040
JP38
LRCK_SEL
DIR
4040
JP35
相
THR
INV
JP46
4114_MCKI
JP48
M / S
主
SLAVE
AK4114 / A的使用DIR的D （ 1-2）评价
PORT1 （ DIR）的使用。没有什么应该被连接到端口2（ DIT ）和PORT4 （ DSP ） 。
该跳线应设置为以下几点。
JP36
MCLK
DIR
EXT
JP33
BICK_SEL
DIR
4040
JP38
LRCK_SEL
DIR
4040
JP51
SDTI_SEL
DIR
ADC
JP35
相
THR
INV
JP48
M / S
主
SLAVE
<KM089000>
-4-
2007 / 05
[AKD4671-B]
的环回用AK4114 <Default> （1-3）评价
X2（震荡器）被使用。没有什么应该被连接到PORT1 （ DIR ） ，端口2（ DIT ）和PORT4 （ DSP ） 。
该跳线应设置为以下几点。
JP36
MCLK
DIR
EXT
JP33
BICK_SEL
DIR
4040
JP38
LRCK_SEL
DIR
4040
JP51
SDTI_SEL
DIR
ADC
JP35
相
THR
INV
JP46
4114_MCKI
JP48
M / S
主
SLAVE
（ 1-4）的环回的评价，其中主时钟由外部送入， BICK和LRCK被生成
车载分频器。
J12 （EXT）被使用。 MCLK从J12 （ EXT ）提供。通过74HC4040上生成BICK和LRCK
AKD4671-B.
没有什么应该被连接到PORT1 （ DIR ） ，端口2（ DIT ）和PORT4 （ DSP ） 。
该跳线应设置为以下几点。
JP39
EXT
DIR
EXT
DIR
4040
DIR
4040
DIR
ADC大师
SLAVE
JP36
MCLK
JP33
BICK_SEL
JP38
LRCK_SEL
JP51
SDTI_SEL
JP48
M / S
当一个终端（ 51Ω ）是不必要的，请将JP39 （ EXT ）开放。
JP32 （ mkfs的） ， JP34 （浓缩系数） ，和JP37 （ LRCK ）应根据MCLK ， BICK和频率被设定
LRCK 。
以下是设置在MCLK = 256fs ， BICK = 64fs的和LRCK = 1FS例子。
当MCLK = 384fs或768fs ， JP32 ， JP34和JP37应设置为“ 384 ”的一面。
.
JP32
的mkfs
256fs
512fs
1024fs
384/768fs
MCKO
64fs-384
32fs-384
64fs
32fs
JP34
生物浓缩系数
fs-384
fs
JP37
LRCK
（ 1-5 ）所有的接口信号包括主时钟由外部送入
PORT4 （DSP）被使用。没有什么应该被连接到PORT1 （ DIR ）和端口2（ DIT ） 。
该跳线应设置为以下几点。
JP36
MCLK
DIR
EXT
JP33
BICK_SEL
DIR
4040
JP38
LRCK_SEL
DIR
4040
JP51
SDTI_SEL
DIR
JP48
M / S
SLAVE
ADC Maste
<KM089000>
-5-
2007 / 05
QQ：2880707522 复制
