旭化成
[AKD4632-A]
AKD4632-A
AK4632评估板Rev.0
概述
AKD4632 - A是一个评估板为AK4632 ， 16位单声道编解码器MIC / SPK /视频放大器。
该AKD4632 -A可以判断A / D转换器和D / A转换器分别除了环回模式
（A / D
→
D / A） 。 AKD4632 - A也有数字音频接口，并且可以实现与数字接口
通过OPT -接口的音响系统。
订购指南
AKD4632-A
---评估板AK4632
（电缆与IBM -AT的打印机端口，兼容PC和控制连接
软件都挤满了这一点。该控制软件不支持Windows NT 。 ）
功能
DIT / DIR与光输入/输出
外部时钟输入BNC连接器
10PIN头串行控制模式
AVDD DVDD SVDD VVDD GND
5V
3.3V
调节器
MIC-杰克
MIC
控制数据
10PIN头
BEEP / MIN /城市作战
AOUT
SPK- JACK
DSP
AK4632
10PIN头
VIN
AK4114
VOUT
OPT IN
选择退出
时钟
根
图1. AKD4632 -框图
*电气原理图和PCB布局附于本手册末尾。
<KM075602>
-1-
2005/04
旭化成
[AKD4632-A]
评估板手册
操作流程
1）设置电源线。
1-1 ）当AVDD ， DVDD ， SVDD ， VVDD和VCC是从调节器提供。 （ AVDD ， DVDD ， SVDD ，
VVDD和VCC插孔应该是开放的。 ） 。请参阅“其他
跳线设置
（第10页） “ 。 <default>
[注册]
[ AVDD ]
[ DVDD ]
[ SVDD ]
[ VVDD ]
[ VCC ]
[ AVSS ]
[ AGND ]
[ DGND ]
（红色）
（橙）
（橙）
（蓝色）
（蓝色）
（ orenge ）
（黑色）
（黑色）
（黑色）
= 5V
=打开
=打开
=打开
=打开
=打开
= 0V
= 0V
= 0V
： 3.3V从调节供给AK4632的AVDD 。
： 3.3V从调节供给AK4632的DVDD 。
： 3.3V从调节供给AK4632的SVDD 。
： 3.3V从调节供给AK4632的VVDD 。
： 3.3V ，从调节器提供到逻辑块。
：模拟地
：模拟地
：逻辑地
1-2）当AVDD ，DVDD SVDD ， VVDD和VCC不会从调节器提供。 （ AVDD ， DVDD ，
SVDD ， VVDD和VCC插孔应为结。 ）请参阅“其他
跳线设置
（第10页） “ 。
[注册]
[ AVDD ]
[ DVDD ]
[ SVDD ]
[ VVDD ]
[ VCC ]
[ AVSS ]
[ AGND ]
[ DGND ]
（红色）
（橙）
（橙）
（蓝色）
（蓝色）
（ orenge ）
（黑色）
（黑色）
（黑色）
= “ REG ”插孔应该是开放的。
= 2.6
3.6V ：为AK4632的AVDD （典型值3.3V ）
= 2.6
3.6V ：为AK4632的DVDD （典型值3.3V ）
= 2.6
5.25V ：为AK4632的SVDD （典型值3.3V ， 5.0V ）
= 2.6
5.25V ：为AK4632的VVDD （典型值3.3V ， 5.0V ）
= 2.6
3.6V ：逻辑（典型值3.3V ）
= 0V
：模拟地
= 0V
：模拟地
= 0V
：逻辑地
每个电源线应该从电源单元进行分配。
AVDD和DVDD必须在相同的电压等级。
2 ）建立评估模式，跳线和DIP开关。
（请参阅以下内容。 ）
3）电源。
的AK4632和AK4114应该重置一次使SW1， 2 “L”，在上电时。
评估模式
在使用AK4114 AK4632评价，有必要对应于音频接口格式
AK4632和AK4114 。关于AK4632音频接口格式，请参阅AK4632的数据表。关于
AK4114音频接口格式，请参考表2本手册中。
适用的评估模式
的环回模式（1）的评价（ A / D转换
→
D / A ） ： PLL ，主模式（默认）
的环回模式（2）评价（ A / D转换
→
D / A ） ： PLL ，从模式（ PLL参考时钟： MCKI
针）
的环回模式（3）评价（ A / D转换
→
D / A ） ： PLL ，从模式（ PLL参考时钟： BICK或
FCK针）
EXT ，从模式：采用AK4114 （ OPT -连接器）的DIR （4 ）评估
(5)
评估采用AK4114 （ OPT -连接器）的DIT的： EXT ，从模式
<KM075602>
-2-
2005/04
旭化成
[AKD4632-A]
的环回模式（1）的评价（ A / D转换
→
D / A ） ： PLL ，主模式（默认）
a）设置MCKI时钟的跳线插针
在AK4632 “ MCKPD位”应设置为“ 0 ” 。
的11.2896MHz ， 12MHz时， 12.288MHz的， 13MHz的， 24MHz的或27MHz的震荡器可以在X1进行设置。 12.288MHz的的X'TAL
（默认）设置在AKD4632 -A 。设置“ 8号SW3的”变为“H ” 。
当通过RCA外部时钟（ 11.2896MHz ，为12MHz ， 12.288MHz的， 13MHz的， 24MHz的或27MHz的）
连接器（ J8 ： EXT / BICK ）提供，选择EXT的JP21 （ MCLK_SEL ）和短JP17 （ XTE ） 。 JP23 （ EXT1 ）
和R 26应以适当选择的时钟发生器的多输出阻抗。
JP6
MCKI
JP17
XTE
JP18
的mkfs
JP21
MCLK_SEL
XTL DIR EXT 256fs 512fs 1024fs MCKO
b）建立BICK时钟的跳线插针
输出频率（ 16fs / 32fs / 64fs的） BICK应该由“ BCKO1-0位”的AK4632进行设置。
有没有必要设立JP19 。
JP20
BICK
JP27
BICK
JP29
BICK_INV
JP19
BICK_SEL
INV
THR
DIR ADC
INV
THR
64fs的32fs 16fs EXT
c）设置FCK时钟的跳线插针
JP22
FCK_SEL
JP28
FCK
DIR
2FS 1FS EXT
ADC
D）设置数据的跳线插针
当AK4632通过环回模式（A / D评价
→
D / A ） ，该跳线应设置以下内容。
JP30
SDTI
JP26
4632_SDTI
DIR
ADC
DAC / ADC LOOP
<KM075602>
-3-
2005/04
旭化成
[AKD4632-A]
的环回模式（2）评价（ A / D转换
→
D / A ） ： PLL ，从模式（ PLL参考时钟： MCKI针）
a）设置MCKI时钟的跳线插针
在AK4632 “ MCKPD位”应设置为“ 0 ” 。
12.288MHz的（默认）的震荡器上设置AKD4632 -A 。在这种情况下， AK4632相当于PLL的参考
12.288MHz的时钟。在该评价模式中，从MCKO针的AK4632的输出时钟被提供给一个
分频器（ U3 ： 74VHC4040 ） ，由分频器产生的BICK和FCK的时钟。然后在“ MCKO位”
AK4632被设置为“1”。当通过RCA接口的外部时钟（ J8 ： EXT / BICK ）提供，选择
EXT的JP21 （ MCLK_SEL ）和短JP17 （ XTE ） 。 JP23 （ EXT1）和R 26应以适当选择
到时钟发生器的多输出阻抗。
JP6
MCKI
JP17
XTE
JP21
MCLK_SEL
JP18
的mkfs
XTL DIR EXT 256fs 512fs 1024fs MCKO
b）建立BICK时钟的跳线插针
JP20
BICK
JP27
BICK
JP29
BICK_INV
JP19
BICK_SEL
INV
THR
DIR ADC
INV
THR
64fs的32fs 16fs EXT
c）设置FCK时钟的跳线插针
JP22
FCK_SEL
JP28
FCK
DIR
ADC
2FS 1FS EXT
D）设置数据的跳线插针
当AK4632通过环回模式（A / D评价
→
D / A ） ，该跳线应设置以下内容。
JP30
SDTI
JP26
4632_SDTI
DIR
ADC
DAC / ADC LOOP
<KM075602>
-4-
2005/04
旭化成
[AKD4632-A]
的环回模式（3）评价（ A / D转换
→
D / A ） ： PLL ，从模式（ PLL参考时钟： BICK或FCK
针）
a）设置MCKI时钟的跳线插针
在AK4632 “ MCKPD位”应该被设置为“1”。 JP6 （ MCKI ）应该是开放的。
b）建立BICK时钟的跳线插针
当通过RCA连接器J8 （ EXT / BICK ）外部时钟提供，在JP19选择EXT
（ MCLK_SEL ）和短JP17 （ XTE ） 。 JP23 （ EXT1）和R 26应，以便进行适当的选择，以多大的
时钟发生器的输出阻抗。
JP17
XTE
JP21
MCLK_SEL
JP20
BICK
JP27
BICK
JP29
BICK_INV
XTL DIR EXT
INV
THR
DIR ADC
INV
THR
在该评价模式中，从JP21选择的时钟（ MCLK_SEL ）被提供给一个除法器（U3 ： 74VHC4040 ）
由分频器产生BICK和FCK的时钟。主时钟输入频率被设置在转“ 256fs ”
“ 512fs ” ，从左边的“ 1024fs ” 。
JP18
的mkfs
JP18
的mkfs
JP18
的mkfs
256fs 512fs 1024fs MCKO
256fs 512fs 1024fs MCKO
256fs 512fs 1024fs MCKO
和BICK输入频率从左侧设置了又“ 16fs ” ， “ 32fs ” ， “ 64fs的” 。
JP19
BICK_SEL
JP19
BICK_SEL
JP19
BICK_SEL
64fs的32fs 16fs EXT
64fs的32fs 16fs EXT
64fs的32fs 16fs EXT
<KM075602>
-5-
2005/04
旭化成
[AKD4632-A]
AKD4632-A
AK4632评估板Rev.0
概述
AKD4632 - A是一个评估板为AK4632 ， 16位单声道编解码器MIC / SPK /视频放大器。
该AKD4632 -A可以判断A / D转换器和D / A转换器分别除了环回模式
（A / D
→
D / A） 。 AKD4632 - A也有数字音频接口，并且可以实现与数字接口
通过OPT -接口的音响系统。
订购指南
AKD4632-A
---评估板AK4632
（电缆与IBM -AT的打印机端口，兼容PC和控制连接
软件都挤满了这一点。该控制软件不支持Windows NT 。 ）
功能
DIT / DIR与光输入/输出
外部时钟输入BNC连接器
10PIN头串行控制模式
AVDD DVDD SVDD VVDD GND
5V
3.3V
调节器
MIC-杰克
MIC
控制数据
10PIN头
BEEP / MIN /城市作战
AOUT
SPK- JACK
DSP
AK4632
10PIN头
VIN
AK4114
VOUT
OPT IN
选择退出
时钟
根
图1. AKD4632 -框图
*电气原理图和PCB布局附于本手册末尾。
<KM075602>
-1-
2005/04
旭化成
[AKD4632-A]
评估板手册
操作流程
1）设置电源线。
1-1 ）当AVDD ， DVDD ， SVDD ， VVDD和VCC是从调节器提供。 （ AVDD ， DVDD ， SVDD ，
VVDD和VCC插孔应该是开放的。 ） 。请参阅“其他
跳线设置
（第10页） “ 。 <default>
[注册]
[ AVDD ]
[ DVDD ]
[ SVDD ]
[ VVDD ]
[ VCC ]
[ AVSS ]
[ AGND ]
[ DGND ]
（红色）
（橙）
（橙）
（蓝色）
（蓝色）
（ orenge ）
（黑色）
（黑色）
（黑色）
= 5V
=打开
=打开
=打开
=打开
=打开
= 0V
= 0V
= 0V
： 3.3V从调节供给AK4632的AVDD 。
： 3.3V从调节供给AK4632的DVDD 。
： 3.3V从调节供给AK4632的SVDD 。
： 3.3V从调节供给AK4632的VVDD 。
： 3.3V ，从调节器提供到逻辑块。
：模拟地
：模拟地
：逻辑地
1-2）当AVDD ，DVDD SVDD ， VVDD和VCC不会从调节器提供。 （ AVDD ， DVDD ，
SVDD ， VVDD和VCC插孔应为结。 ）请参阅“其他
跳线设置
（第10页） “ 。
[注册]
[ AVDD ]
[ DVDD ]
[ SVDD ]
[ VVDD ]
[ VCC ]
[ AVSS ]
[ AGND ]
[ DGND ]
（红色）
（橙）
（橙）
（蓝色）
（蓝色）
（ orenge ）
（黑色）
（黑色）
（黑色）
= “ REG ”插孔应该是开放的。
= 2.6
3.6V ：为AK4632的AVDD （典型值3.3V ）
= 2.6
3.6V ：为AK4632的DVDD （典型值3.3V ）
= 2.6
5.25V ：为AK4632的SVDD （典型值3.3V ， 5.0V ）
= 2.6
5.25V ：为AK4632的VVDD （典型值3.3V ， 5.0V ）
= 2.6
3.6V ：逻辑（典型值3.3V ）
= 0V
：模拟地
= 0V
：模拟地
= 0V
：逻辑地
每个电源线应该从电源单元进行分配。
AVDD和DVDD必须在相同的电压等级。
2 ）建立评估模式，跳线和DIP开关。
（请参阅以下内容。 ）
3）电源。
的AK4632和AK4114应该重置一次使SW1， 2 “L”，在上电时。
评估模式
在使用AK4114 AK4632评价，有必要对应于音频接口格式
AK4632和AK4114 。关于AK4632音频接口格式，请参阅AK4632的数据表。关于
AK4114音频接口格式，请参考表2本手册中。
适用的评估模式
的环回模式（1）的评价（ A / D转换
→
D / A ） ： PLL ，主模式（默认）
的环回模式（2）评价（ A / D转换
→
D / A ） ： PLL ，从模式（ PLL参考时钟： MCKI
针）
的环回模式（3）评价（ A / D转换
→
D / A ） ： PLL ，从模式（ PLL参考时钟： BICK或
FCK针）
EXT ，从模式：采用AK4114 （ OPT -连接器）的DIR （4 ）评估
(5)
评估采用AK4114 （ OPT -连接器）的DIT的： EXT ，从模式
<KM075602>
-2-
2005/04
旭化成
[AKD4632-A]
的环回模式（1）的评价（ A / D转换
→
D / A ） ： PLL ，主模式（默认）
a）设置MCKI时钟的跳线插针
在AK4632 “ MCKPD位”应设置为“ 0 ” 。
的11.2896MHz ， 12MHz时， 12.288MHz的， 13MHz的， 24MHz的或27MHz的震荡器可以在X1进行设置。 12.288MHz的的X'TAL
（默认）设置在AKD4632 -A 。设置“ 8号SW3的”变为“H ” 。
当通过RCA外部时钟（ 11.2896MHz ，为12MHz ， 12.288MHz的， 13MHz的， 24MHz的或27MHz的）
连接器（ J8 ： EXT / BICK ）提供，选择EXT的JP21 （ MCLK_SEL ）和短JP17 （ XTE ） 。 JP23 （ EXT1 ）
和R 26应以适当选择的时钟发生器的多输出阻抗。
JP6
MCKI
JP17
XTE
JP18
的mkfs
JP21
MCLK_SEL
XTL DIR EXT 256fs 512fs 1024fs MCKO
b）建立BICK时钟的跳线插针
输出频率（ 16fs / 32fs / 64fs的） BICK应该由“ BCKO1-0位”的AK4632进行设置。
有没有必要设立JP19 。
JP20
BICK
JP27
BICK
JP29
BICK_INV
JP19
BICK_SEL
INV
THR
DIR ADC
INV
THR
64fs的32fs 16fs EXT
c）设置FCK时钟的跳线插针
JP22
FCK_SEL
JP28
FCK
DIR
2FS 1FS EXT
ADC
D）设置数据的跳线插针
当AK4632通过环回模式（A / D评价
→
D / A ） ，该跳线应设置以下内容。
JP30
SDTI
JP26
4632_SDTI
DIR
ADC
DAC / ADC LOOP
<KM075602>
-3-
2005/04
旭化成
[AKD4632-A]
的环回模式（2）评价（ A / D转换
→
D / A ） ： PLL ，从模式（ PLL参考时钟： MCKI针）
a）设置MCKI时钟的跳线插针
在AK4632 “ MCKPD位”应设置为“ 0 ” 。
12.288MHz的（默认）的震荡器上设置AKD4632 -A 。在这种情况下， AK4632相当于PLL的参考
12.288MHz的时钟。在该评价模式中，从MCKO针的AK4632的输出时钟被提供给一个
分频器（ U3 ： 74VHC4040 ） ，由分频器产生的BICK和FCK的时钟。然后在“ MCKO位”
AK4632被设置为“1”。当通过RCA接口的外部时钟（ J8 ： EXT / BICK ）提供，选择
EXT的JP21 （ MCLK_SEL ）和短JP17 （ XTE ） 。 JP23 （ EXT1）和R 26应以适当选择
到时钟发生器的多输出阻抗。
JP6
MCKI
JP17
XTE
JP21
MCLK_SEL
JP18
的mkfs
XTL DIR EXT 256fs 512fs 1024fs MCKO
b）建立BICK时钟的跳线插针
JP20
BICK
JP27
BICK
JP29
BICK_INV
JP19
BICK_SEL
INV
THR
DIR ADC
INV
THR
64fs的32fs 16fs EXT
c）设置FCK时钟的跳线插针
JP22
FCK_SEL
JP28
FCK
DIR
ADC
2FS 1FS EXT
D）设置数据的跳线插针
当AK4632通过环回模式（A / D评价
→
D / A ） ，该跳线应设置以下内容。
JP30
SDTI
JP26
4632_SDTI
DIR
ADC
DAC / ADC LOOP
<KM075602>
-4-
2005/04
旭化成
[AKD4632-A]
的环回模式（3）评价（ A / D转换
→
D / A ） ： PLL ，从模式（ PLL参考时钟： BICK或FCK
针）
a）设置MCKI时钟的跳线插针
在AK4632 “ MCKPD位”应该被设置为“1”。 JP6 （ MCKI ）应该是开放的。
b）建立BICK时钟的跳线插针
当通过RCA连接器J8 （ EXT / BICK ）外部时钟提供，在JP19选择EXT
（ MCLK_SEL ）和短JP17 （ XTE ） 。 JP23 （ EXT1）和R 26应，以便进行适当的选择，以多大的
时钟发生器的输出阻抗。
JP17
XTE
JP21
MCLK_SEL
JP20
BICK
JP27
BICK
JP29
BICK_INV
XTL DIR EXT
INV
THR
DIR ADC
INV
THR
在该评价模式中，从JP21选择的时钟（ MCLK_SEL ）被提供给一个除法器（U3 ： 74VHC4040 ）
由分频器产生BICK和FCK的时钟。主时钟输入频率被设置在转“ 256fs ”
“ 512fs ” ，从左边的“ 1024fs ” 。
JP18
的mkfs
JP18
的mkfs
JP18
的mkfs
256fs 512fs 1024fs MCKO
256fs 512fs 1024fs MCKO
256fs 512fs 1024fs MCKO
和BICK输入频率从左侧设置了又“ 16fs ” ， “ 32fs ” ， “ 64fs的” 。
JP19
BICK_SEL
JP19
BICK_SEL
JP19
BICK_SEL
64fs的32fs 16fs EXT
64fs的32fs 16fs EXT
64fs的32fs 16fs EXT
<KM075602>
-5-
2005/04
QQ：2881677436 复制
