[AK8142]
AK8142
可编程时钟发生器IC
AK8142は、フラクショナルＰＬＬを内蔵したプログラマブルクロックジェネレータICです。外部クロック入力
または水晶振動子発振を基準クロックとし高分解½に出力クロックを設定することができます。
特
□
□
□
□
□
□
□
□
動½電源電圧：
3.0V-3.6V
インタフェース電圧：
1.8V½3.3V
½消費電流：
5.5毫安典型。
水晶発振周波数：
16.0MHz½32.0MHz
入力クロック：
2.0MHz½67.0MHz
生成クロック:
4MHz½200MHz
２線式シリアルインタフェース：
パッケージ：
16ピンTSSOP （
鉛フリー)
■
用途:
各種アプリケーションクロック
長
VDD
REFOUTEN [1 ：0]的
XOUT
水晶
OSC
XIN
（ EXTIN ）
CKOFF[0]
REFOUT
MDIV
ODIVPG [3 ：0]的
MDIVC [3 ：0]的
MDIVPG [2 ：0]的
OUTC [2 ：0]的
CKOUTEN [1 ：0]的
RESET
相
比较
收费
泵
LPF
ＶＣＯ
ODIV
CKOUT
CKOFF[1]
FSEL
NDIV
SDA
SCL
A0
A1
控制1
Register0
FRAC [17 ：0]的
INT [ 6：0]
⊿∑
调制器
GND
ブロック図
(注意)本仕様書は暫定版であり、予告なしに変更することがあります。
MS0932-J-01
- 1 -
2009/1
[AK8142]
1.
端子説明
１－１）端子配½図
1 ： XIN
2 ： RESET
3 ： FSEL
4 ： VDD1
5 ： GND1
6 ： GND2
7 ： VDD2
8 ： CKOUT
16 ： XOUT
15:A0
14:A1
13 ： GND
12 ： VDD3
11 ： SDA
10 ： SCL
9 ： REFOUT
１－２）端子機½説明
端子名
説明
(端子タイプ)
XIN
水晶振動子接続端子/外部クロック入力.
1
（十一）
RESET
リセット端子。レジスタ及びPLLデジタル部の重设を行います。
2
（ DI）的
H： RESET L：通常动＆ frac12 ;
FSEL
周波数設定レジスタ選択端子．
3
（ DI）的
レジスタＦ７のＣＴＬＦＳEＬが“１”のとき有効です。
VDD1
電源端子１
3.3V
（内部コア用）
4
（压水堆）
GND1
接地端子１
5
（压水堆）
ＧＮＤ2
接地端子2.
6
（压水堆）
VDD2
電源端子2
1.8Ｖまたは3.3V
（出力½½用）
7
（压水堆）
CKOUT
クロック出力端子．
8
（ DO）的
REFOUT
PLLアナログ系パワーダウン
9
（ DO）的
SCL
シリアルインタフェース用クロック入力端子
10
（ DI）的
SDA
シリアルインタフェース用データ入出力端子
11
（ DIO）的
VDD3
電源端子3
1.8Vまたは3.3V(½½½½½½½½用)
12
（压水堆）
GND3
接地端子3 （ ＆ frac12 ; ＆リfrac12 ;ル＆ frac12 ;＆ frac12 ;ンタフ＆ frac12 ;＆ frac12 ;＆ frac12 ;＆ frac12 ;用）
13
（压水堆）
A1
I２Cアドレス設定端子1.
14
（ DI）的
A0
I２Cアドレス設定端子0.
15
（ DI）的
XOUT
水晶振動子接続端子
16
（XO）
外部クロック入力時は開放にしてください.
PWR ：电源， DO ：デジタル出力， DI ：デジタル入力， DIO ：デジタル入出力
十一：水晶振动子接続（入力） ， XO ：水晶振动子接続（出力）
端子番号
MS0932-J-01
- 2 -
2009/1
[AK8142]
2.
電気的特性
2－1）絶最大定格
項
目
記号
VDD
VSS
VIN
IIN
TSTG
民
-0.3
0
VSS-0.3
-10
-55
最大
4.6
0
VDD+0.3
10
130
単½
V
V
V
mA
℃
備考
電源電圧
グランドレベル
入力端子電圧
入力電流
保存温度
注意：この値を超えた条件で½用した場合デバイスを破壊することがあります。
また、通常の動½は保証されません。
2－2）動½条件
項
目
記号
Ta
VDD1
VDD2
VDD3
Cplclk
民
-30
3.0
1.7
典型值
最大
85
単½
℃
V
V
pF
備考
動½温度
電源電圧
3.3
1.8
3.6
VDD1
15
10
8
出力端子
負荷容量
CLKOUT
½100MH½
½150MH½
½200MH½
REFOUT
½67MHz
Cplref
25
2－3）消費電流
VDD1 = 3.3V ， VDD2 = VDD3 = 1.8V ，TA = 25 ℃
項
目
記号
IDD1
IDD2
IDD
民
典型值
4.4
0.95
0.05
最大
単½
mA
mA
mA
備考
消費電流１
消費電流２
消費電流３
XIN=16.0MHz,CKOUT＝24.5759989MHz,
外部クロックモード， SCL = H ， SDA = H ，出力端子无负荷时
レジスタ設定値：
FF=03hex、FE=74hex,FD=BChex、FC=25hex、FB=32HEX、FA=61hex
MS0932-J-01
- 3 -
2009/1
[AK8142]
2－4）ＤＣ特性
VDD１＝3.3V，VDD2=VDD3=1.8V,Ta＝-30½85℃
項目
高入力電圧
1
½入力電圧
1
高入力電圧
2
½入力電圧
2
出力高電圧
1
出力½電圧
1
出力½電圧
2
入力½½電流
端子
A0/A1
FSEL
RESET
SCL / SDA
民
0.7*VDD1
典型值
最大
単½
V
備考
0.3*VDD1
0.7*VDD3
V
V
*1
0.3*VDD3
V
V
IOH=-4mA
IOL=4mA
IOL=3mA
漏极开路
REFOUT
CLKOUT
0.8*VDD2
0.2*VDD2
V
V
uA
SDA
A0/A1
FSEL
RESET
-10
0.4
+10
* 1 SDA,SCLの電圧は、VDD3(2線デジタルインタフェース用電源)を超えないようにしてください。
MS0932-J-01
- 4 -
2009/1
[AK8142]
2－5）AＣ特性
VDD＝3.3V，VDD2-VDD3=1.8V，Ta＝-30½85℃
項目
発振周波数
入力クロック周波数
入力クロック
½½½½½½½
½相比較周期
VCO
発振周波数
出力クロック周波数
出力
CLK
立ち上がり時間
端子
XIN
XOUT
XIN
XIN
民
16.0
2.0
30
2
100
4.0
100
典型值
24.0
最大
32.0
67.0
単½
兆赫
兆赫
%
MH½
MH½
兆赫
兆赫
ns
ns
ns
n½
ns
ns
ns
n½
ps
備考
*1
水晶振動子½用時
基本波
外部入力モード時
0.8Vpp
以上
*1
外部入力モード時
*2
内部信号
*3
*4
出力分周有
*4
出力分周無
* 1 ， * 5 0.2VDD ， >0.8VDD
2MHz½66MH½
* 1 ， * 5 0.2VDD ， >0.8VDD
4MHz½100MH½
* 1 ， * 5 0.2VDD ， >0.8VDD
½150MHz
* 1 ， * 5 0.2VDD ， >0.8VDD
½200MHz
* 1 ， * 5 0.8VDD ， >0.2VDD
2MHz½66MH½
* 1 ， * 5 0.8VDD ， >0.2VDD
½100MH½
* 1 ， * 5 0.8VDD ， >0.2VDD
½150MHz
* 1 ， * 5 0.8VDD ， >0.2VDD
½200MHz
*1,*5
*1,*5、*6
*1,*5
出力分周有
*1,*5
出力分周無
50
70
4
100
200
3.0
3.0
2.5
2.0
CKOUT
CKOUT
REFOUT
CKOUT
出力
CLK
立ち下がり時間
REFOUT
CKOUT
3.0
3.0
2.5
2.0
½½½(1σ)
出力クロック
½½½½½½½
CKOUT
REFOUT
CKOUT
40
45
30
20
50
50
50
1
60
55
70
%
出力½½時間
*1
*2
*3
*4
*5
*6
*7
CKOUT
Ms
*7
設計値
＆ frac12 ;相比较周波数=入力周波数/ MDIV分周数
FA
レジスタ参照
VCO
発振周波数＝½相比較周波数½NDIV
FC
レジスタ参照
FB
レジスタ参照
負荷容量は２－２）端子負荷容量値を参照
水晶振動子½用時、または外部入力
CLK
デューティー５０％
FSEL
切り替え後クロック出力が所定の周波数の±0.1%に達するまでの時間
MS0932-J-01
- 5 -
2009/1
QQ：2880707522 复制
