[旭化成]
[AK7740ET]
AK7740ET
双声道的24bit ADC + 24位4通道DAC的音频DSP
1.概述
该AK7740是一个高度集成的音频处理IC ，其中包括4个24位输出D / A通道，立体声24位
输入A / D和一个音频DSP 。高品质的模拟输出性能由四DAC，具有97分贝提供
动态范围和立体声ADC与98分贝动态范围。从转换器支持的采样频率
为32kHz至48kHz 。该装置包括SRAM的音频延迟适合于模拟声场72kbits 。该
DSP是最佳的音频信号处理。该设计允许每个音频采样周期执行512线，
每行多种功能。该AK7740是理想的声场控制应用，包括回声， 3D ，
参量均衡，以及扬声器补偿。它坐落在一个48引脚LQFP封装。
2.特点
DSP ：
字长：
24位（数据RAM ）
指令周期时间： 40ns的（ 512fs ， FS = 48kHz的）
事半功倍： 24 ×16
→
40-bit
除法：
24 / 24
→
16位或24位
ALU ：
34位算术运算（上溢保证金： 4位）
24位算术和逻辑运算
移+寄存器： 1，2， 3，4， 6,8和15位左移
1 ，2，3 ，4，8 ， 14和15位右移
括号中的其它数目受到限制。提供间接移位功能
程序RAM ：
512× 32位
系数RAM ：
512× 16位
数据RAM ：
256× 24位
偏移RAM ：
48 ×13位
-
（ 6144 X 12位/ 3072 ×24位/ 4096 ×12位+ 1024 ×24位）
-
内存：
72kbit SRAM
-
采样频率： 32kHz时至48kHz
-
针对微控制器的串行接口端口
-
主时钟： 512fs
-
主/从操作
-
串行信号输入端口（ 2-4声道） ：16 /20/ 24位：输出端口（2声道） ： 24位
ADC ：2通道
-
24位64倍过采样Δ-Σ
-
DR ，S / N ： 98dBA （全差分输入）
-
S / （N + D ） ： 89分贝
-
数字高通滤波器（FC = 1Hz的）
-
单端或全差分输入
DAC ： 4个通道
-
24位128倍过采样先进的多比特
-
DR ，S / N ： 97dBA
-
S / （N + D ） ： 89分贝
-
单端或差分输出
输入选择器
-
1全差分和4个单端输入
其他
-
电源：
+3.3V±10%
-
工作温度范围：-10°C 70°C
-
包装： 48PIN LQFP （ 0.5mm间距）
-
-
-
-
-
-
-
-
-
-
-
-
-
<Pre-E-01>
-1-
2006/10
[旭化成]
[AK7740ET]
3.框图
LRCLK
BITCLK
CLKOUT
XTI XTO
SMODE
OUTAE
SDOUTA
LRCLK
BITCLK
CLKOUT
XTI XTO
SMODE
INIT_RESET
S_RESET
INIT_RESET
S_RESET
AINL-
调节器
ADC
AINL-
AINL +
SW0
SDINA
SDIN
SDINA
SDIN
SW3
RQ
SI
SO
SCLK
RDY
DRDY
JX
RQ
SI
SO
SCLK
RDY
DRDY
JX
DSP
SDATA
AINL +
AINL1
AINL2
AINL3
AINL4
AINR-
AINR +
AINR1
AINR2
AINR3
AINR4
VREFH
VCOM
AOUTL
AOUTR
AOUTL1
AOUTR1
AOUTL2
AOUTR2
AINR-
AINR +
ISEL [2 ：0]的
SW2
SDOUTD1
SDATA
VREF
DAC1
SW2
SDOUTD2
SDOUT
SW1
SDOUT
SDATA
DAC2
AOUTL
AOUTR
72kbit DLRAM
* SW1， SW2，SW3， ISEL [2： 0]，
OUTAE控制寄存器
注）
A
B
C
Q
当C为“L” （ 0），则A连接用Q.
这个框图是AK7740的简化图示;它不是一个电路图。
<Pre-E-01>
-2-
2006/10
[旭化成]
[AK7740ET]
（ 2 ）引脚功能
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
引脚名称
AINL3
AINR2
AINL2
AINR1
AINL1
VREFH
I / O
I
I
I
I
I
I
-
-
-
-
I
O
O
I
I
功能
ADC的单端模拟左声道输入端子3
ADC的单端模拟右声道输入引脚2
ADC的单端模拟左声道输入引脚2
ADC的单端模拟右声道输入引脚1
ADC的单端模拟左声道输入引脚1
模拟参考电压输入
连接到AVDD （引脚7 ） ，并绕过一个0.1uF和
这个引脚和AVSS之间10uF的电容。
模拟电源3.3V的典型
模拟地
数字地
数字电源3.3V的典型
主时钟输入
连接该引脚与XTO引脚之间的晶体振荡器，
或输入外部CMOS时钟信号到XTI销。
晶体振荡器的输出
当晶体振荡器时， XTI和XTO之间的连接。
当使用外部时钟时，保持这个引脚开路
时钟输出
输出XTI时钟。
允许输出由控制寄存器的设置被设置为"L" 。
外部条件跳转（下拉）
主/从模式选择
设置LRCLK和BITCLK输入或输出模式。
SMODE = "L" ：从模式（时钟输入模式）
SMODE = "H" ：主模式（时钟输出模式）
LR声道选择时钟
SMODE = "L" ：从模式：输入的时钟fs的
SMODE = "H" ：主模式：输出fs的时钟
串行位时钟
SMODE = "L" ：从模式：输入FS 64或48 fs的时钟
SMODE = "H" ：主模式：输出64 fs的时钟
DSP串行数据输入（下拉）
兼容MSB / LSB有道理的24 ， 20和16位。
分类
模拟部分
AVDD
AVSS
DVSS
DVDD
XTI
类似物
电源
数字
电源
系统时钟
XTO
系统时钟
条件输入
控制
CLKO
JX
SMODE
系统时钟
16
17
18
19
LRCLK
I / O
I / O
I
BITCLK
SDIN
数字部分
串行输入数据
SDINA
DSP串行数据输入（下拉）
我在使用ADC ，悬空或连接到DVSS 。
兼容MSB有道理24位。
<Pre-E-01>
-5-
2006/10
QQ：2881677436 复制
