AK5340 - VS ( 1/3)
IL08
C- MOS的18位双通道A / D转换器
机顶视图 -
1
AINL
+
AINL
_
AINR
+
AINR
_
V REF IN
SEL18
PD
CLK
CMODE
SMODE
TST1
TST2
TST3
TST4
SCLK
FSYNC
L / R
15
17
14
V REF
SDATA
26
16
AINL
+
IN
1
AINL
_
IN
2
V REF
IN
3
4 AV
DD
5 AGND
6 NC
7 NC
TST1
IN / OUT
8
SEL18
IN
9
PD
IN
10
TST2
IN
11
CMODE
IN
12
SMODE
IN
13
L/
R
IN / OUT
14
28 AINR
+
IN
27 AINR
_
IN
26 V REF
OUT
NC 25
DV
DD
24
NC 23
22 TST4
IN
21 TST3
IN / OUT
20 CLK
IN
DGND 19
DV
DD
18
17 FSYNC
IN / OUT
16 SDATA
OUT
15 SCLK
IN / OUT
2
28
27
3
9
10
20
12
13
8
11
21
22
AV
DD
, AGND :模拟信号BLOCK
DV
DD
, DGND : FOR DIGITAL BLOCK
AK5340 - VS ( 2/3)
输入
AINL
+
AINL
_
AINR
+
AINR
_
CLK
CMODE
L- CH ANALOG积极投入
L- CH ANALOG负输入
R- CH ANALOG积极投入
R- CH ANALOG负输入
主时钟
( CMODE = H : 384 FS )
( CMODE = L : 256 FS )
;主时钟选择
(L : CLK = 256飞秒, 12.288 MHz的@fs = 48千赫)
( H: CLK = 384飞秒, 18.432 MHz的@fs = 48千赫)
; POWER DOWN数字部分
; 18/16位选择(L : 16位H: 18 - BIT )
;接口时钟选择
( L:子模式)
( H:主模式)
; TEST
;参考电压
;
;
;
;
;
PD
SEL 18
SMODE
TST 2,4
V REF IN
产量
SDATA
V REF
;串行数据
;参考电压(
_2.5V
)
输入/输出
;帧同步时钟
FSYNC
(子模式: FSYNC输入)
(主模式: FSYNC输出)
;输入通道选择
L/
R
(子模式: FS CLK输入)
(主模式: FS CLK输出)
;串行数据时钟
SCLK
(子模式: SCLK输入)
(主模式: SCLK输出)
TST 1,3
; TEST
AK5340 - VS ( 1/3)
IL08
C- MOS的18位双通道A / D转换器
机顶视图 -
1
AINL
+
AINL
_
AINR
+
AINR
_
V REF IN
SEL18
PD
CLK
CMODE
SMODE
TST1
TST2
TST3
TST4
SCLK
FSYNC
L / R
15
17
14
V REF
SDATA
26
16
AINL
+
IN
1
AINL
_
IN
2
V REF
IN
3
4 AV
DD
5 AGND
6 NC
7 NC
TST1
IN / OUT
8
SEL18
IN
9
PD
IN
10
TST2
IN
11
CMODE
IN
12
SMODE
IN
13
L/
R
IN / OUT
14
28 AINR
+
IN
27 AINR
_
IN
26 V REF
OUT
NC 25
DV
DD
24
NC 23
22 TST4
IN
21 TST3
IN / OUT
20 CLK
IN
DGND 19
DV
DD
18
17 FSYNC
IN / OUT
16 SDATA
OUT
15 SCLK
IN / OUT
2
28
27
3
9
10
20
12
13
8
11
21
22
AV
DD
, AGND :模拟信号BLOCK
DV
DD
, DGND : FOR DIGITAL BLOCK
AK5340 - VS ( 2/3)
输入
AINL
+
AINL
_
AINR
+
AINR
_
CLK
CMODE
L- CH ANALOG积极投入
L- CH ANALOG负输入
R- CH ANALOG积极投入
R- CH ANALOG负输入
主时钟
( CMODE = H : 384 FS )
( CMODE = L : 256 FS )
;主时钟选择
(L : CLK = 256飞秒, 12.288 MHz的@fs = 48千赫)
( H: CLK = 384飞秒, 18.432 MHz的@fs = 48千赫)
; POWER DOWN数字部分
; 18/16位选择(L : 16位H: 18 - BIT )
;接口时钟选择
( L:子模式)
( H:主模式)
; TEST
;参考电压
;
;
;
;
;
PD
SEL 18
SMODE
TST 2,4
V REF IN
产量
SDATA
V REF
;串行数据
;参考电压(
_2.5V
)
输入/输出
;帧同步时钟
FSYNC
(子模式: FSYNC输入)
(主模式: FSYNC输出)
;输入通道选择
L/
R
(子模式: FS CLK输入)
(主模式: FS CLK输出)
;串行数据时钟
SCLK
(子模式: SCLK输入)
(主模式: SCLK输出)
TST 1,3
; TEST