旭化成
[AK2301]
AK2301
3.3V シングルチャネル ＰＣＭコーデック ＬＳＩ
概
要
■
特
長
AK2301は、8kHzサンプリングの8bit単チャンネル
PCMコーデックです。欧州を中心とする地域で用いら
れるA律圧伸则と北米·日本で用いられるμ律
圧伸則とをピンで選択可½です。
帯 域 制 限 フ ィ ル タ 、
A / D
及 び
D / A
変 換 器 、
A律/ μ律変换器を内蔵しており，実装スペース，
実装工数及び消費電力の削減に最適です。
パッケージ
16ピンTSSOPパッケージ
ピン端
5.0*6.4mm
ピンピッチ 0.65mm
■
単チャンネル· PCMコーデック/フィルタ内蔵
■
設定可½な機½；
ミュート
· A律， μ律の圧伸则选択
■
PCMデータインタフェース
长框架/ ShortFrameに対応
■
PCM出力チャネル选択
64k的* N（N = 1＆ frac12 ; 32）赫兹（64 ＆ frac12 ; 2048kHz ）
■
パワーダウン（ BCLK = L时）
■
入出力ゲイン調整用オペアンプ内蔵
■
差動にて600Ωライン駆動可½
■
+3.0½+3.6V単一電源
■
½消費電流
·动＆ frac12 ;时8毫安（典型值）
·パワーダウン时5UA （典型值）
ブロック図
GST
VFTN
VFTP
AMPT
600ΩDrive
VR
VFR
GSR
AMPR
600ΩDrive
VREF
BGREF
AAF
A / D
编解码器
CORE
PCM I / F
SMF
D / A
DX
DR
FS
BCLK
ALAWN
MUTEN
国内
主时钟
PLL
PLLC
VDD
VSS
掉电
AK2301
<MS0416-J-02>
1
2013/05
旭化成
[AK2301]
目
次
項
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
目
頁
ブロック図……………………………………1
端子条件………………………………………3
端子機½………………………………………4
絶対最大定格…………………………………5
推奨動½条件…………………………………5
電気的特性……………………………………5
パッケージ外½寸法図……………………
10
パッケージピン配½……………………
11
マーキング仕様……………………………
11
回路構成………………………………………12
機½説明………………………………………13
PCMコーデック..............................
13
PCMインタフェース.....................
ミュートパワーダウン……………
電源起動時推奨動½手順……………
13
15
16
长框架/ ShortFrame ... .... ............
14
外付け推奨回路図(例)
……………………
17
<MS0416-J-02>
2
2013/05
旭化成
[AK2301]
端子機½
タイプの詳細
D在：
デジタルインプット
TOUT ：
トライステートアウトプット
PWR ：
電源グランド
AIN ：
アナログインプット
AOUT ：
アナログアウトプット
端子番号 端子名称
タイプ
機
½
10
艾因
A / Dへの入力ゲイン调整用オペアンプの反転差动入力。
VFTN
VFTP端子と外部抵抗で，差动またはシングルエンド入力アンプを构成しゲ
イン調整を行います。
11
艾因
A / Dへの入力ゲイン调整用オペアンプの反転差动入力。
VFTP
VFTN端子と外部抵抗で，差动またはシングルエンド入力アンプを构成しゲ
イン調整を行います。
9
AOUT
A/D入力ゲイン調整用オペアンプの出力½
GST
外部抵抗で差動入力アンプを構成しゲイン調整を行います。
6
AOUT
D / A出力ゲイン调整用オペアンプの出力。
GSR
外部抵抗で反転アンプを構成しゲイン調整を行います。VR出力を½って½
動出力を構成することも出来ます。
7
艾因
D / A出力ゲイン调整用オペアンプの反転入力。
VFR
外部抵抗で反転アンプを構成しゲイン調整を行います。ただし入力ゲイン
オペアンプを差動アンプとして構成する場合、このオペアンプは差動アン
プのアナログGND用のバッファとして½用されます。この場合、このアンプ
を用いた出力ゲイン調整、および差動ドライブ回路構成は出来ません。
8
AOUT
D / Aアナログ出力。
VR
GSR出力を½って½動出力を構成することも出来ます。
5
PWR
正電源端子。
VDD
13
PWR
負電源端子。
VSS
4
DIN
PCM信号用シフトクロック入力
FS
PCMデータ入出力タイミングを制御します。パワーダウン时を除き， BCLKと
同期した为8kHzの信号を常に入力してください。
FSを停止する场合は，
BCLK = L
として、AK2301をパワーダウンモードにして下さい。
2
DIN
PCMデータ転送レート制御クロック入力。
BCLK
BCLK=Lで、AK2301はパワーダウンします。通常動½時は、64k*N(N=1½32)Hz
（64k½2048kHz）のクロックをduty40½60%で常に入力してください。
1
TOUT
PCM出力チャネル选択
DX
BCLKに同期してA / DされたPCMデータを出力します。この端子は送信データ
が存在する8ビット期間以外は、ハイインピーダンスとなります。
3
16
15
12
14
DR
MUTEN
ALAWN
VREF
PLLC
DIN
PCMインタフェース选択
BCLKに同期してPCMデータを入力します。
DIN
ミュート設定端子。
Lでミュートが起動されます。
DIN
A / μ律切替端子。
”L”=
A
μ律，“H” =
μ
婆媳通常＆ frac12 ;用时は， H或Lに固定してください。
AOUT
アナロググランド電源出力端子。
1.0微法以上の容量を外付して下さい。
AOUT
PLL用容量接続端子。
0.33uF±40%(温度特性込み)の容量を外付して下さい。
<MS0416-J-02>
4
2013/05
旭化成
絶対最大定格
パラメータ
記号
民
最大
[AK2301]
単½
V
V
V
½Ａ
℃
電源電圧
VDD
-0.3
4.6
アナログ/デジタル電源
V
TD
-0.3
VDD+0.3
デジタル端子印加電圧
V
TA
-0.3
VDD+0.3
アナログ端子印加電圧
I
IN
-10
10
入力電流（電源ピンを除く）
TSTG
-55
125
保存温度
注）この値を超えた条件で½用した場合、デバイスを破壊することがあります。
またこの範囲内全てでの通常動½は保証されません。
推奨動½条件
パラメータ
電源電圧 アナログ/デジタル電源
動½温度範囲
フレームシンク周波数*)
注）電圧は全て接地端子基準：VSS＝0V
*)CODECの諸特性は8kHzでの定義となります。
記号
VDD
Ta
FS
民
3.0
-40
-1.0%
典型值
3.3
8
最大
3.6
85
+1.0%
単½
V
℃
千赫
電気的特性
特记のない限り，规格値はVDD
= + 3.0V + 3.6V ， TA = -40 ＆ frac12 ; + 85 ℃ ， FS = 8kHz的にいて保证されます。
■ ＤＣ特性
項目
消費電流
デジタル高レベル
出力電圧
デジタル½レベル
出力電圧
デジタル高レベル
入力電圧
デジタル½レベル
入力電圧
入力漏洩電流
出力漏洩電流
記号
IDD1
（注1）
I
DD2
V
OH
V
OL
VIH
VIL
生病
ILT
条件
出力端子はすべて無負荷
パワーダウン（ BCLK = L）
I
OH
＝-1.6mA
I
OL
＝1.6mA
民
典型值
8
5
最大
13
100
単½
mA
μA
V
0.8VDD
0.4
0.7VDD
0.3VDD
-10
+10
+10
V
V
V
μA
μA
V
トライステート時
-10
VRG
1.4
1.5
1.6
アナロググランド
出力電圧
（注１）測定条件：BCLK=2.048MHz、出力端子は全て無負荷。
VFTN ， VFTP （差动入力）より1020Hz @ 0dBm0入力，何より1020Hz @ 0dBm0典を入力。
<MS0416-J-02>
5
2013/05
QQ：2880707522 复制
