【AFE5808Awww.ti.comSLOS729B - 2011年10月 - 修订2012年4月完】,IC型号AFE5808A,AFE5808A PDF资料,AFE5808A经销商,ic,电子元器件-51电子网

AFE5808A

www.ti.com

SLOS729B - 2011年10月 - 修订2012年4月

完全集成的8通道超声模拟前端与

无源混频器的CW ， 0.75内华达州/ rtHz的， 65一十二分之一十四位， MSPS ， 158毫瓦/ CH

检查样品：

AFE5808A

特点

8通道的完整模拟前端

- 低噪声放大器，VCAT PGA，低通滤波器，ADC和CW混频器

可编程增益低噪声放大器

（LNA）

- 24/18/12 dB增益

– 0.25/0.5/1 V

线性输入范围

- 0.63 / 0.7 / 0.9内华达州/ rtHz的输入参考噪声

- 可编程有源端接

40分贝低噪声压控

衰减器（ VCAT ）

24/30 dB的可编程增益放大器（ PGA ）

阶线性相位低通滤波器（ LPF ）

- 10，15， 20 ， 30兆赫

14位模数转换器（ADC）的

- 77 dBFS的SNR为65 MSPS

- LVDS输出

噪声/功率优化（满链）

- 158毫瓦/ CH 0.75内华达州/ rtHz的， 65 MSPS

- 101毫瓦/ CH 1.1内华达州/ rtHz的， 40 MSPS

- 80毫瓦/ CH在CW模式

优良的设备到设备的增益匹配

- ±0.5分贝（典型值）， ±0.9分贝（最大）

低谐波失真

快速和一致的过载恢复

无源混频器，用于连续波

多普勒（ CWD ）

- 低近载波相位噪声-156 dBc的/ Hz的1

关闭千赫2.5 MHz载波

- 第一阶段的1 / 16λ分辨率

- 支持16X ， 8X ， 4X和1X CW时钟

- 12分贝抑制3

和5

谐波

- 灵活的输入时钟

小包装15毫米×9毫米， 135 -BGA

应用

医学超声成像

无损检测设备

描述

该AFE5808A是一个高度集成的模拟正投

端（ AFE ）解决方案专为设计

超声系统中的高性能和

小尺寸是必需的。该AFE5808A集成了

完整的时间增益控制（ TGC ）成像路径和一个

连续波多普勒（ CWD ）的路径。这也使

用户选择各种功率/噪声之一

的组合，以优化系统性能。

因此， AFE5808A是一个合适的超声

模拟前端解决方案，不仅为高端

系统，也用于便携式的。

该AFE5808A包含八通道电压

控制放大器（ VCA ），14位/ 12位模拟 - 数字

转换器（ADC ），和CW混合器。该VCA包括

低噪声放大器（ LNA ），压控

衰减器（ VCAT ），可编程增益放大器

（ PGA）和低通滤波器（LPF ）。 LNA增益为

可编程，支持250毫伏

1 V

输入

信号。可编程有源终端也

由LNA支持。超低噪音VCAT

提供40分贝的衰减控制的范围和

提高有利于整体的低信噪比增益

谐波成像和近场成像。美巡赛

规定为24 dB和30 dB的增益选项。前

ADC，一个低通滤波器可以被配置为10兆赫， 15兆赫，

20 MHz或30 MHz的支持超声应用

用不同的频率。高性能

14位/ 65 MSPS ADC在AFE5808A实现

77dBFS SNR。它保证了优异的信噪比较低链

获得。 ADC的LVDS输出，实现灵活的系统

集成所需的微型化系统。

记

AFE5808A是AFE5808的增强版本，它被推荐用于新的设计。

相比AFE5808 ，它扩大了数字高通截止频率范围

过滤器;增加了极端的超负荷的信号处理能力;降低相关

显著的时候出现噪音高阻抗源。

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

AFE5808A

SLOS729B - 2011年10月 - 修订2012年4月

www.ti.com

这个集成电路可以被ESD损坏。德州仪器建议所有集成电路与处理

适当的预防措施。如果不遵守正确的操作和安装程序，可以造成损坏。

ESD损害的范围可以从细微的性能下降，完成设备故障。精密集成电路可能会更

容易受到伤害，因为很小的参数变化可能导致设备不能满足其公布的规格。

说明继续

该AFE5808A还集成了低功耗的无源混频器和低噪声放大器相加来完成导通

芯片CWD波束成型器。 16个可选择的相位延迟可应用到每个模拟输入信号。同时，一个

独特的3

和5

为了抑制谐波滤波器实施，加强CW敏感度。

该AFE5808A可在一个型15mm x 9毫米， 135引脚BGA封装，它被指定为操作从0℃至

85°C 。这也是引脚对引脚兼容的AFE5807 ， AFE5803和AFE5808 。

SPI IN

AFE5808A （ 1 8通道）

SPI LOGIC

SPI输出

LNA

在LNA

VCAT

0至-40dB

PGA

24 ， 30分贝

LP滤波器

10, 15, 20,

30兆赫

14Bit

ADC

LVDS

CLK 16倍

1X CLK

16相

发电机

CW混频器

16X8

交叉点SW

总结

扩音器

参考

1X CLK

CW I / Q Vout的

迪FF erential

TGC VCNTL

EXT / INT

REFS

图1.框图

包装/订货信息

(1)

产品

AFE5808A

(1)

套餐类型

ZCF

操作

0 ° C至85°C

订购数量

AFE5808AZCF

传输介质，

QUANTITY

纸盒， 160

对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或见TI

网站：

www.ti.com 。

提交文档反馈

产品文件夹链接（ S）：

AFE5808A

AFE5808A

www.ti.com

SLOS729B - 2011年10月 - 修订2012年4月

绝对最大额定值

在工作自由空气的温度范围内（除非另有说明）

(1)

价值

AVDD

电源电压

范围

AVDD_ADC

AVDD_5V

DVDD

AVSS和LVSS之间的电压

电压模拟输入和数字输入

峰值焊接温度

(2)

最高结温（T

），任何条件

存储温度范围

工作温度范围

ESD额定值

(1)

(2)

HBM

清洁发展机制

-0.3 3.9

-0.3 2.2

-0.3 6

-0.3 2.2

-0.3 0.3

-0.3到最小[ 3.6 ， AVDD + 0.3 ]

260

105

-55到150

0到85

2000

500

单位

°C

注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这些压力额定值

只有与设备在这些或超出下"recommended操作指示的任何其他条件的功能操作

conditions"并不意味着长期在绝对最大额定值条件下工作会降低设备的可靠性。

设备符合JSTD - 020D 。

热信息

AFE5808A

热公制

JCtop

JCbot

结至环境热阻

结至外壳（顶部）热阻

结至电路板的热阻

结至顶部的特征参数

结至电路板的特征参数

结至外壳（底部）热阻

(1)

BGA

135引脚

34.1

11.5

0.2

10.8

不适用

单位

° C / W

(1)

有关传统和新的热度量的更多信息，请参阅

IC封装热度量

申请报告，

SPRA953.

民

3.15

1.7

4.75

最大

3.6

1.9

5.5

单位

°C

推荐工作条件

参数

AVDD

AVDD_ADC

DVDD

AVDD_5V

环境温度，T

提交文档反馈

产品文件夹链接（ S）：

AFE5808A

AFE5808A

SLOS729B - 2011年10月 - 修订2012年4月

www.ti.com

销信息

顶视图

ZCF （ BGA -135 ）

AVDD

CM_BYP

AVSS

CW_IP_AMPINP

CW_IP_OUTM

AVSS

CW_QP_OUTM

CW_QP_AMPINP

AVDD

CLKP_ADC

AVDD_ADC

D8P

D7M

D7P

INP8

ACT8

INM8

AVSS

CW_IP_AMPINM

CW_IP_OUTP

AVSS

CW_QP_OUTP

CW_QP_AMPINM

AVDD_5V

CLKM_ADC

AVDD_ADC

D8M

D6M

D6P

INP7

ACT7

INM7

AVSS

VCNTLP

AVDD_ADC

VREF_IN

DVDD

D5M

D5P

INP6

ACT6

INM6

AVSS

VCNTLM

REFM

REFP

DNC

FCLKM

FCLKP

INP5

ACT5

INM5

AVSS

VHIGH

DNC

DVSS

INP4

ACT4

INM4

AVSS

AVDD_ADC

AVSS

DNC

DCLKM

DCLKP

INP3

ACT3

INM3

AVSS

AVDD_ADC

DNC

DVDD

D4M

D4P

INP2

ACT2

INM2

AVDD

CLKP_16X

CLKP_1X

PDN_GLOBAL

PDN_VCA

AVDD_ADC

PDN_ADC

DNC

D1M

D3M

D3P

INP1

ACT1

INM1

AVDD

CLKM_16X

CLKM_1X

RESET

SCLK

SDATA

SEN

SDOUT

D1P

D2M

D2P

引脚功能

针

号

B9~ B2

A1 ， D8 ， D9 ， E8 ，

E9 ， K1

J6 ， J7 ，K8 ，L3

M1, M2

C1，D1 D7 ，

E3 E7 ， F3 F7 ，

G1~G7,

H3 H7 ， J3 J5 ， K6

名字

ACT1...ACT8

AVDD

AVDD_5V

AVDD_ADC

描述

有源终端的输入引脚CH1 8 。 1

μF

电容建议。见

应用程序了资讯

部分。

3.3 V模拟供电的LNA ， VCAT ， PGA ，低通滤波器和CWD块。

5 V模拟供电的LNA ， VCAT ， PGA ，低通滤波器和CWD块。

1.8 V模拟电源对ADC。

AVSS

模拟地。

CLKM_ADC

CLKP_ADC

差分ADC时钟的负输入端。在单端时钟模式下，它可以直接或通过一个连接到GND

0.1 μF电容。

差分ADC时钟的正输入端。在单端时钟模式下，它可以直接或通过连接到时钟信号

一个0.1 μF的电容。

差分CW 16X时钟的负输入端。绑到GND时启用CMOS时钟模式。在4X和8X

CW时钟模式，该引脚转变为4X或8X CLKM输入。在1X CW时钟模式下，该引脚变为

正交相位1X CLKM用于对CW混合器。如果未使用的CW模式可以浮置。

差分CW 16X时钟的正输入端。在4X和8X时钟模式，该引脚转变为4X或8X CLKP输入。

在1X CW时钟模式下，该引脚变为正交相位1X CLKP为CW混频器。如果CW可浮动

模式不使用。

差分CW 1X时钟的负输入端。绑到GND时启用CMOS时钟模式（参见

图89

有关详细信息）。在1X时钟模式下，此引脚为同相1X CLKM为CW混频器。如果CW模式是可以浮动

不使用。

差分CW 1X时钟的正输入端。在1X时钟模式下，此引脚为同相1X CLKP为CW混频器。

如果未使用的CW模式可以浮置。

偏置电压和旁路到地。

≥1F

值得推荐。为了抑制超低频噪声， 10μF可

使用。

在同相求和放大器的负差分输入。外部低通滤波器的电容器必须连接之间

CW_IP_AMPINM和CW_IP_OUTP 。该引脚为CH7 PGA负输出时， PGA测试模式

启用。如果不使用可以浮动。

在同相求和放大器的正差分输入。外部低通滤波器的电容器必须连接之间

CW_IP_AMPINP和CW_IP_OUTM 。该引脚为CH7 PGA正输出时， PGA测试模式

启用。如果不使用可以浮动。

负差分输出的同相求和放大器。外部低通滤波器电容器具有被连接

之间CW_IP_AMPINP andCW_IP_OUTPM 。如果不使用可以浮动。

正差分输出的同相求和放大器。外部低通滤波器的电容器必须连接之间

CW_IP_AMPINM和CW_IP_OUTP 。如果不使用可以浮动。

CLKM_16X

CLKP_16X

CLKM_1X

CLKP_1X

CM_BYP

CW_IP_AMPINM

CW_IP_AMPINP

CW_IP_OUTM

CW_IP_OUTP

提交文档反馈

产品文件夹链接（ S）：

AFE5808A

AFE5808A

www.ti.com

SLOS729B - 2011年10月 - 修订2012年4月

引脚功能（续）

针

号

名字

CW_QP_AMPINM

描述

正交相位加法放大器的负差分输入。外部低通滤波器电容器具有被连接

之间CW_QP_AMPINM和CW_QP_OUTP 。此引脚变为CH8 PGA负输出时， PGA测试

模式被启用。如果不使用可以浮动。

正交相位加法放大器的正差分输入。外部低通滤波器电容器具有被连接

之间CW_QP_AMPINP和CW_QP_OUTM 。此引脚变为CH8 PGA正输出时， PGA测试模式

被使能。如果不使用可以浮动。

负差分输出为正交相位加法放大器。外部低通滤波器电容必须是

连接CW_QP_AMPINP和CW_QP_OUTM之间。如果不使用可以浮动。

正的差分输出为正交相位加法放大器。外部低通滤波器电容器具有被连接

之间CW_QP_AMPINM和CW_QP_OUTP 。如果不使用可以浮动。

ADC通道1 8负LVDS输出

ADC通道1 8 LVDS输出正

LVDS位时钟（ 7倍）负输出

LVDS位时钟（ 7X ）正输出

不要连接。必须离开的浮动

ADC和数字I / O电源， 1.8 V

ADC数字地

LVDS帧时钟（ 1X ）负输出

LVDS帧时钟（ 1X ）正输出

CH1 8免费模拟输入。旁路至地

≥

0.015 μF电容。 LNA的高通滤波器响应

取决于电容器。

CH1 8个模拟输入。 AC耦合到输入，

≥

0.1μF电容。

ADC部分（快）掉电控制引脚与100 kΩ的内部下拉电阻。高电平有效。 1.8V或

3.3V的逻辑电平可以被使用。

VCA部分（快）掉电控制引脚为20 kΩ的内部下拉电阻。高电平有效。 3.3V的逻辑电平为

推荐使用。

全球（完成）掉电控制引脚与20kΩ的内部下拉电阻整个芯片。高电平有效。

3.3V的逻辑电平推荐。

0.5 V基准电压输出在内部基准模式。必须离开漂浮在内部基准模式。添加测试

建议在PCB点监测基准输出。

1.5 V基准电压源的输出在内部基准模式。必须离开漂浮在内部基准模式。添加测试

建议在PCB点监测基准输出。

硬件复位引脚为20 kΩ的内部下拉电阻。高有效， 3.3V逻辑电平推荐。

串行接口的时钟输入为20 kΩ的内部下拉电阻， 3.3V的逻辑电平推荐。

串行接口的数据输入与20 kΩ的内部下拉电阻， 3.3V的逻辑电平推荐。

串行接口的数据读出。当读出被禁止的高阻抗， 1.8V逻辑

串行接口实现与20千欧的内部上拉电阻。低电平有效， 3.3V逻辑电平推荐。

负微分衰减控制引脚。共模电压为0.75V 。

正差动衰减控制引脚。共模电压为0.75V 。

偏置电压旁路至地

≥1F.

ADC的外部基准模式1.4 V基准电压输入;旁路至地0.1 μF 。

不要连接。必须离开的浮动

CW_QP_AMPINP

N8 ， P9 P7 ，

P3 P1 ， N2

N9 ， R9 R7 ，

R3 R1 ， N1

K7,

L5~L7,M5~M8,

N4, N6

N3, N7

N5 ，P5 R5

C9~C2

A9~A2

K7 ， L5 L7 ，

M5 M8 ， N4 ， N6

CW_QP_OUTM

CW_QP_OUTP

D1M~D8M

D1P~D8P

DCLKM

DCLKP

DNC

DVDD

DVSS

FCLKM

FCLKP

INM1…INM8

INP1...INP8

PDN_ADC

PDN_VCA

PDN_GLOBAL

REFM

REFP

RESET

SCLK

SDATA

SDOUT

SEN

VCNTLM

VCNTLP

VHIGH

VREF_IN

DNC

提交文档反馈

产品文件夹链接（ S）：

AFE5808A