AFE5803
www.ti.com
SLOS763A
–
2012年1月
–
经修订的2012年1月
完全集成的8通道超声模拟前端，
0.75内华达州/ rtHz的14位/ 12位， 65 MSPS ， 158毫瓦/ CH
检查样品：
AFE5803
1
特点
8通道的完整模拟前端
–
LNA ， VCAT ， PGA ，低通滤波器， ADC
可编程增益低噪声放大器
（LNA）
–
24/18/12 dB增益
–
0.25/0.5/1 V
PP
线性输入范围
–
0.63 / 0.7 / 0.9内华达州/ rtHz的输入参考噪声
–
可编程有源端接
40分贝低噪声压控
衰减器（ VCAT ）
24/30 dB的可编程增益放大器（ PGA ）
3
rd
阶线性相位低通滤波器（ LPF ）
–
10，15， 20 ， 30兆赫
14位模数转换器（ADC）的
–
77 dBFS的SNR为65 MSPS
–
LVDS输出
噪声/功率优化（满链）
–
158毫瓦/ CH 0.75内华达州/ rtHz的， 65 MSPS
–
101毫瓦/ CH 1.1内华达州/ rtHz的， 40 MSPS
优良的设备到设备的增益匹配
– ±0.5
分贝（典型值）和
±0.9
分贝（最大）
低谐波失真
快速和一致的过载恢复
小包装15毫米×9毫米， 135 -BGA
描述
该AFE5803是一款高度集成的模拟前端
（AFE）溶液专为超声设计
系统中的高性能和小尺寸
是必需的。该AFE5803集成了一个完整的
时间增益控制（ TGC ）成像路径。这也使
用户选择各种功率/噪声之一
的组合，以优化系统性能。
因此， AFE5803是一个合适的超声
模拟便携式系统前端解决方案。
该AFE5803包含八通道电压
控制放大器（ VCA ），14位/ 12位模拟 - 数字
转换器（ADC ） 。该VCA包括低噪音
放大器（LNA） ，压控衰减器
（ VCAT ） ，可编程增益放大器（ PGA ） ，以及
低通滤波器（ LPF ） 。 LNA增益为
可编程，支持250毫伏
PP
1 V
PP
输入
信号。可编程有源终端也
由LNA支持。超低噪音VCAT
提供40分贝的衰减控制的范围和
提高有利于整体的低信噪比增益
谐波成像和近场成像。美巡赛
规定为24 dB和30 dB的增益选项。前
ADC，一个低通滤波器可以被配置为10兆赫， 15兆赫，
20 MHz或30 MHz的支持超声应用
用不同的频率。高性能
14位/ 65 MSPS ADC的AFE5803实现
77dBFS SNR。它保证了优异的信噪比较低链
获得。 ADC的LVDS输出，实现灵活的系统
集成所需的微型化系统。
该AFE5803处于15毫米可用
×
9毫米， 135针
BGA封装，规定从操作
0 ° C至85°C 。这也是引脚对引脚兼容，
AFE5807 ， AFE5808和AFE5808A 。
应用
医学超声成像
无损检测设备
1
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权
2012年，德州仪器
AFE5803
SLOS763A
–
2012年1月
–
经修订的2012年1月
www.ti.com
这个集成电路可以被ESD损坏。德州仪器建议所有集成电路与处理
适当的预防措施。如果不遵守正确的操作和安装程序，可以造成损坏。
ESD损害的范围可以从细微的性能下降，完成设备故障。精密集成电路可能会更
容易受到伤害，因为很小的参数变化可能导致设备不能满足其公布的规格。
SPI IN
AFE5803 （ 1 8通道）
SPI LOGIC
SPI输出
LNA
在LNA
VCAT
0至-40dB
PGA
24 ， 30分贝
3
rd
LP滤波器
10, 15, 20,
30兆赫
14Bit
ADC
LVDS
参考
参考
迪FF erential
TGC VCNTL
EXT / INT
REFS
图1.框图
包装/订货信息
(1)
产品
AFE5803
(1)
套餐类型
ZCF
操作
0 ° C至85°C
订购数量
AFE5803ZCF
传输介质，
QUANTITY
纸盒， 160
对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或见TI
网站：
www.ti.com 。
2
提交文档反馈
产品文件夹链接（ S） ：
AFE5803
版权
2012年，德州仪器
AFE5803
www.ti.com
SLOS763A
–
2012年1月
–
经修订的2012年1月
绝对最大额定值
在工作自由空气的温度范围内（除非另有说明）
(1)
价值
民
AVDD
电源电压
范围
AVDD_ADC
AVDD_5V
DVDD
AVSS和LVSS之间的电压
电压模拟输入和数字输入
峰值焊接温度
(2)
最高结温（T
J
） ，任何条件
存储温度范围
工作温度范围
ESD额定值
(1)
(2)
人体模型（ HBM ）
带电器件模型（ CDM）
–55
0
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
最大
3.9
2.2
6
2.2
0.3
分[ 3.6 ， AVDD + 0.3 ]
260
105
150
85
2000
500
V
V
V
V
V
V
°C
°C
°C
°C
V
V
单位
注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这些压力额定值
该设备在这些或超出下标明的任何其他条件，仅及功能操作
"recommended
操作
conditions"并不意味着长期在绝对最大额定值条件下工作会降低设备的可靠性。
设备符合JSTD - 020D 。
热信息
AFE5803
热公制
(1)
θ
JA
θ
JCtop
θ
JB
ψ
JT
ψ
JB
θ
JCbot
(1)
结至环境热阻
结至外壳（顶部）热阻
结至电路板的热阻
结至顶部的特征参数
结至电路板的特征参数
结至外壳（底部）热阻
BGA
135引脚
34.1
5
11.5
0.2
10.8
不适用
° C / W
单位
有关传统和新的热度量的更多信息，请参阅
IC封装热度量
申请报告，
SPRA953.
推荐工作条件
参数
AVDD
AVDD_ADC
DVDD
AVDD_5V
环境温度，T
A
民
3.15
1.7
1.7
4.75
0
最大
3.6
1.9
1.9
5.5
85
单位
V
V
V
V
°C
版权
2012年，德州仪器
提交文档反馈
产品文件夹链接（ S） ：
AFE5803
3
AFE5803
SLOS763A
–
2012年1月
–
经修订的2012年1月
www.ti.com
设备信息
引脚配置
顶视图
ZCF （ BGA -135 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
AVDD
CM_BYP
AVSS
AVSS
CH7_TEST_OUTP
CH7_BUFFER_OUTM
AVSS
CH8_BUFFER_OUTM
CH8_TEST_OUTP
AVDD
CLKP_ADC
AVDD_ADC
D8P
D7M
D7P
2
INP8
ACT8
INM8
AVSS
CH7_TEST_OUTM
CH7_BUFFER_OUTP
AVSS
CH8_BUFFER_OUTP
CH8_TEST_OUTM
AVDD_5V
CLKM_ADC
AVDD_ADC
D8M
D6M
D6P
3
INP7
ACT7
INM7
AVSS
AVSS
AVSS
AVSS
AVSS
AVSS
VCNTLP
AVDD_ADC
VREF_IN
DVDD
D5M
D5P
4
INP6
ACT6
INM6
AVSS
AVSS
AVSS
AVSS
AVSS
AVSS
VCNTLM
REFM
REFP
DNC
FCLKM
FCLKP
5
INP5
ACT5
INM5
AVSS
AVSS
AVSS
AVSS
AVSS
AVSS
VHIGH
DNC
DNC
DVSS
DVSS
DVSS
6
INP4
ACT4
INM4
AVSS
AVSS
AVSS
AVSS
AVSS
AVDD_ADC
AVSS
DNC
DNC
DNC
DCLKM
DCLKP
7
INP3
ACT3
INM3
AVSS
AVSS
AVSS
AVSS
AVSS
AVDD_ADC
DNC
DNC
DNC
DVDD
D4M
D4P
8
INP2
ACT2
INM2
AVDD
AVDD
DNC
DNC
PDN_GLOBAL
PDN_VCA
AVDD_ADC
PDN_ADC
DNC
D1M
D3M
D3P
9
INP1
ACT1
INM1
AVDD
AVDD
DNC
DNC
RESET
SCLK
SDATA
SEN
SDOUT
D1P
D2M
D2P
引脚功能
针
号
B9~ B2
名字
ACT1...ACT8
描述
有源终端的输入引脚CH1 8 。 1
μF
电容建议。见
应用程序了
信息
部分。
3.3 V模拟供电的LNA ， VCAT ， PGA ， LPF块。
5 V模拟供电的LNA ， VCAT ， PGA ， LPF块。
1.8 V模拟电源对ADC。
A1 ， D8 ， D9 ， E8 ， AVDD
E9 ， K1
K2
J6 ， J7 ，K8 ，L3
M1, M2
C1，D1 D7 ，
E3 E7 ， F3 F7 ，
G1~G7,
H3~H7,J3~J5,
K6
L2
L1
B1
E2
E1
F1
F2
J2
J1
H1
H2
N8 ， P9 P7 ，
P3 P1 ， N2
N9 ， R9 R7 ，
R3 R1 ， N1
P6
AVDD_5V
AVDD_ADC
AVSS
模拟地。
CLKM_ADC
CLKP_ADC
CM_BYP
CH7_TEST_OUTM
CH7_TEST_OUTP
CH7_BUFFER_OUTM
CH7_BUFFER_OUTP
CH8_TEST_OUTM
CH8_TEST_OUTP
CH8_BUFFER_OUTM
CH8_BUFFER_OUTP
D1M~D8M
D1P~D8P
DCLKM
差分ADC时钟的负输入端。在单端时钟模式下，它可以直接连接到GND或
通过0.1
F
电容。
差分ADC时钟的正输入端。在单端时钟模式下，它可以被连接到时钟信号
直接地或通过一个0.1
F
电容。
偏置电压和旁路到地。
≥1F
值得推荐。为了抑制超低频噪声，
10μF都可以使用。
CH7 PGA当启用PGA测试模式负输出。如果不使用可以浮动。
CH7 PGA当启用PGA测试模式正输出。如果不使用可以浮动。
负差分输出缓冲放大器时被启用PGA的测试模式。可浮动，如果不
使用。见
测试模式
在应用信息部分。
正差分输出缓冲放大器时被使能的PGA测试模式。可浮动，如果不
使用。见
测试模式
在应用信息部分。
CH8 PGA当启用PGA测试模式负输出。如果不使用可以浮动。
CH8 PGA当启用PGA测试模式正输出。如果不使用可以浮动。
负差分输出缓冲放大器时被启用PGA的测试模式。可浮动，如果不
使用。见
测试模式
在应用信息部分。
正差分输出缓冲放大器时被使能的PGA测试模式。可浮动，如果不
使用。见
测试模式
在应用信息部分。
ADC通道1 8负LVDS输出
ADC通道1 8 LVDS输出正
LVDS位时钟（ 7倍）负输出
4
提交文档反馈
产品文件夹链接（ S） ：
AFE5803
版权
2012年，德州仪器
AFE5803
www.ti.com
SLOS763A
–
2012年1月
–
经修订的2012年1月
引脚功能（续）
针
号
R6
名字
DCLKP
LVDS位时钟（ 7X ）正输出
描述
F8 ， F9 ， G8 ， G9 ，
K7,
DNC
L5~L7,M5~M8,
N4, N6
N3, N7
N5 ，P5 R5
P4
R4
C9~C2
A9~A2
L8
J8
H8
L4
M4
H9
J9
K9
M9
L9
K4
K3
K5
M3
DVDD
DVSS
FCLKM
FCLKP
INM1…INM8
INP1...INP8
PDN_ADC
PDN_VCA
PDN_GLOBAL
REFM
REFP
RESET
SCLK
SDATA
SDOUT
SEN
VCNTLM
VCNTLP
VHIGH
VREF_IN
不要连接。必须离开的浮动
ADC和数字I / O电源， 1.8 V
ADC数字地
LVDS帧时钟（ 1X ）负输出
LVDS帧时钟（ 1X ）正输出
CH1 8免费模拟输入。旁路至地
≥
0.015
F
电容器。高通滤波器响应
LNA的依赖于电容器。
CH1 8个模拟输入。 AC耦合到输入，
≥
0.1μF电容。
ADC部分（快）掉电控制引脚与100 kΩ的内部下拉电阻。高电平有效。
VCA部分（快）掉电控制引脚为20 kΩ的内部下拉电阻。高电平有效。
全球（完成）掉电控制引脚与20kΩ的内部下拉电阻整个芯片。
高电平有效。
0.5 V基准电压输出在内部基准模式。必须离开漂浮在内部基准模式。
添加在PCB测试点建议监测基准输出。
1.5 V基准电压源的输出在内部基准模式。必须离开漂浮在内部基准模式。
添加在PCB测试点建议监测基准输出。
硬件复位引脚为20 kΩ的内部下拉电阻。高电平有效。
串行接口的时钟输入， 2 0kΩ内部下拉电阻
串行接口的数据输入与20 kΩ的内部下拉电阻
串行接口的数据读出。当读出被禁用高阻抗。
串行接口实现与20千欧的内部上拉电阻。低电平有效。
负微分衰减控制引脚。
正差分衰减控制引脚
偏置电压旁路至地
≥1F.
ADC的外部基准模式1.4 V基准电压输入;旁路至地0 1
F.
F8 ， F9 ， G8 ， G9 ，
K7 ， L5 L7 ，
DNC
M5 M8 ， N4 ，
N6
不要连接。必须离开的浮动
版权
2012年，德州仪器
提交文档反馈
产品文件夹链接（ S） ：
AFE5803
5
QQ：2880707522 复制
