a
特点
330 MSPS吞吐速率
888位DAC
RS - 343A / RS - 170兼容输出
互补输出
DAC输出电流范围为2 26毫安
TTL兼容的输入
内部基准电压源（ 1.23 V）
单电源5 V / 3.3 V操作
48引脚LQFP封装
低功耗（ 30毫瓦分@ 3V）
低功耗待机模式（ 6 mW的典型值，3 V ）
工业级温度范围（-40 ° C至+ 85°C ）
应用
数字视频系统
高分辨率彩色图形
数字无线电调制
影像处理
仪器仪表
视频信号重构
CMOS ， 330 MHz的
888位高速视频DAC
ADV7125
功能框图
V
AA
空白
SYNC
数据
注册
BLANK和
同步逻辑
IOR
DAC
IOR
IOG
8
DAC
IOG
IOB
DAC
IOB
电压
参考
电路
R7–R0
8
8
G7–G0
8
数据
注册
B7–B0
8
数据
注册
8
PSAVE
时钟
掉电
模式
V
REF
ADV7125
GND
R
SET
COMP
概述
产品亮点
该ADV 7125是一个三高速，数字 - 模拟转换器
在一个单芯片。它包括三个高速， 8位的
视频DAC互补输出，标准的TTL输入
接口，以及一个高阻抗，模拟输出电流源。
该ADV7125具有三个独立的8位宽输入端口。单一
5 V / 3.3 V电源和时钟都被要求做
部分功能。该ADV7125具有附加的视频控制
信号，复合材料
SYNC
和
空白，
以及一个加电
保存方式。
该ADV7125是制作一个5 V CMOS工艺。其单
岩屑CMOS结构可确保更强大的功能与
低功耗。该ADV7125可在一个48引脚
LQFP封装。
1. 330 MSPS （ 3.3 V只）吞吐量
2.保证单调性，以8位
3.兼容多种高清晰度的彩色
图形系统，包括RS - 343A和RS - 170
ADV是ADI公司的注册商标。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
ADV7125–SPECIFICATIONS
5 V电气特性
参数
静态性能
分辨率（每DAC ）
积分非线性（ BSL ）
微分非线性
数字和控制输入
输入高电压，V
IH
输入低电压，V
IL
输入电流I
IN
PSAVE上拉电流
输入电容，C
IN
模拟输出
输出电流
输出电流
DAC至DAC匹配
输出顺从电压范围，V
OC
输出阻抗，R
OUT
输出电容，C
OUT
偏移误差
增益误差
2
参考电压（分机和Int 。 ）
参考范围，V
REF
功耗
数字电源电流
3
数字电源电流
3
数字电源电流
3
模拟电源电流
模拟电源电流
待机电源电流
4
电源抑制比
民
8
–1
–1
2
–1
20
10
2.0
2.0
1.0
0
100
10
–0.025
–5.0
1.12
1.235
3.4
10.5
18
67
8
2.1
0.1
+0.025
+5.0
1.35
9
15
25
72
5.0
0.5
26.5
18.5
5
1.4
0.8
+1
(V
AA
= 5 V
±
5%, V
REF
= 1.235 V ，R
SET
= 560 , C
L
= 10 pF的。所有规格牛逼
民
to
T
MAX1
除非另有说明，T
j max的情况
= 110 C.)
典型值
最大
单位
位
最低位
最低位
V
V
A
A
pF
mA
mA
%
V
k
pF
％ FSR
％ FSR
V
mA
mA
mA
mA
mA
mA
%/%
f
CLK
= 50 MHz的
f
CLK
= 140兆赫
f
CLK
= 240兆赫
R
SET
= 530
R
SET
= 4933
PSAVE =低，数字化和控制
输入在V
DD
测试条件
1
±
0.4
±
0.25
+1
+1
保证单调性
V
IN
= 0.0 V或V
DD
绿色的DAC ， SYNC =高
R / G / B DAC ，同步=低
I
OUT
= 0毫安
测试了DAC输出= 0 V
FSR = 18.62毫安
笔记
1
温度范围T
民
给T
最大
： -40 ° C至+ 85°C ，在50 MHz和140 MHz时， 0 ° C至+ 70°C在240 MHz和330 MHz的。
2
增益误差= （实测（ FSC ） /理想（ FSC ） -1 ）
×
100 ），其中，理想= V
REF
/R
SET
×
K
×
（ FFH ）
×
4和K = 7.9896 。
3
数字电源在0V和V测量与对应于斜坡图案和与输入电平的数据输入连续时钟
DD
.
4
这些最大/最小规格是由特性在4.75 V至5.25 V的范围内保证。
特定网络阳离子如有更改，恕不另行通知。
–2–
第0版
ADV7125
3.3 V电气特性
1
参数
静态性能
分辨率（每DAC ）
积分非线性（ BSL ）
微分非线性
数字和控制输入
输入高电压，V
IH
输入低电压，V
IL
输入电流I
IN
PSAVE上拉电流
输入电容，C
IN
模拟输出
输出电流
输出电流
DAC至DAC匹配
输出顺从电压范围，V
OC
输出阻抗，R
OUT
输出电容，C
OUT
偏移误差
增益误差
3
参考电压（分机）。
参考范围，V
REF
参考电压（智力）。
参考范围，V
REF
功耗
数字电源电流
4
数字电源电流
4
数字电源电流
4
数字电源电流
4
模拟电源电流
模拟电源电流
待机电源电流
电源抑制比
民
(V
AA
= 3.0 V至3.6 V ，V
REF
= 1.235 V ，R
SET
= 560 , C
L
= 10 pF的。所有规格
T
民
给T
MAX2
除非另有说明，T
j max的情况
= 110 C.)
典型值
最大
8
+1
+1
单位
位
最低位
最低位
V
V
A
A
pF
mA
mA
%
V
k
pF
％ FSR
％ FSR
V
V
5.0
12.0
15
72
5.0
0.5
mA
mA
mA
mA
mA
mA
mA
%/%
f
CLK
= 50 MHz的
f
CLK
= 140兆赫
f
CLK
= 240兆赫
f
CLK
= 330兆赫
R
SET
= 560
R
SET
= 4933
PSAVE =低，数字化和控制
输入在V
DD
测试条件
2
R
SET
= 680
R
SET
= 680
R
SET
= 680
–1
–1
2.0
±
0.5
±
0.25
0.8
–1
20
10
2.0
2.0
1.0
0
70
10
0
0
1.12
1.235
1.235
2.2
6.5
11
16
67
8
2.1
0.1
1.4
26.5
18.5
+1
V
IN
= 0.0 V或V
DD
绿色的DAC ， SYNC =高
R / G / B DAC ，同步=低
0
测试了DAC输出= 0 V
FSR = 18.62毫安
1.35
笔记
1
这些最大/最小规格是由特性在3.0 V至3.6 V范围内保证。
2
温度范围T
民
给T
最大
： -40 ° C至+ 85°C ，在50 MHz和140 MHz时， 0 ° C至+ 70°C在240 MHz和330 MHz的。
3
增益误差= （实测（ FSC ） /理想（ FSC ） -1 ）
×
100 ），其中，理想= V
REF
/R
SET
×
K
×
（ FFH ）
×
4和K = 7.9896 。
4
数字电源在0V和V测量与对应于斜坡图案和与输入电平的数据输入连续时钟
DD
.
特定网络阳离子如有更改，恕不另行通知。
第0版
–3–
ADV7125
5 V时序规范
参数
模拟输出
模拟输出延迟，T
6
模拟输出上升/下降时间，t
74
模拟量输出转换时间，t
85
模拟输出偏斜，T
96
时钟控制
f
CLK7
f
CLK7
f
CLK7
数据和控制设置，T
16
数据和控制保持，T
26
时钟周期，叔
3
时钟脉宽高，T
46
时钟脉冲宽度低，T
56
时钟脉宽高，T
46
时钟脉冲宽度低，T
56
时钟脉宽高，T
4
时钟脉冲宽度低，T
5
流水线延迟，T
PD6
PSAVE截至时间，t
106
0.5
0.5
0.5
0.5
1.5
4.17
1.875
1.875
2.85
2.85
8.0
8.0
1.0
3
2
1
(V
AA
= 5 V
±
5% , V
REF
= 1.235 V ，R
SET
= 560 , C
L
= 10 pF的。所有规格牛逼
民
给T
最大
,
除非另有说明，T
j max的情况
= 110 C.)
典型值
5.5
1.0
15
1
最大
民
单位
ns
ns
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
时钟周期
ns
条件
2
50
140
240
50兆赫级
140兆赫级
240兆赫级
f
CLK_MAX
= 240兆赫
f
CLK_MAX
= 240兆赫
f
CLK_MAX
= 140兆赫
f
CLK_MAX
= 140兆赫
f
CLK_MAX
= 50 MHz的
f
CLK_MAX
= 50 MHz的
1.0
2
1.0
10
笔记
1
时序规格为3.0 V输入电平测量（V
IH
）和0 V （V
IL
）为5 V和3.3 V电源。
2
这些最大和最小规格都保证在这个范围内。
3
温度范围T
民
给T
最大
： -40 ° C至+ 85°C ，在50 MHz和140 MHz时， 0 ° C至+ 70°C在240兆赫。
4
上升时间是从10％到90 ％点处的零到满量程转换测得，从满量程转换的90 ％到10％点下降时间。
5
从测量的满量程转换的50％点的最终值2 ％ 。
6
通过特性保证。
7
f
CLK
在这里指定的特性都保证125 MHz和5 V.限制最大规格的生产测试。
特定网络阳离子如有更改，恕不另行通知。
–4–
第0版
ADV7125
3.3 V时序规范
参数
模拟输出
模拟输出延迟，T
6
模拟输出上升/下降时间，t
74
模拟量输出转换时间，t
85
模拟输出偏斜，T
96
时钟控制
f
CLK7
f
CLK7
f
CLK7
f
CLK7
数据和控制设置，T
16
数据和控制保持，T
26
时钟周期，叔
3
时钟脉宽高，T
46
时钟脉冲宽度低，T
56
时钟脉宽高，T
46
时钟脉冲宽度低，T
56
时钟脉宽高，T
46
时钟脉冲宽度低，T
56
时钟脉宽高，T
4
时钟脉冲宽度低，T
5
流水线延迟，T
PD6
PSAVE截至时间，t
106
2
3.0
1
(V
AA
=
3
V到3.6 V ，V
REF
= 1.235 V ，R
SET
= 560 , C
L
= 10 pF的。所有规格牛逼
民
给T
最大
除非另有说明，T
j max的情况
= 110 C.)
典型值
7.5
1.0
15
1
最大
单位
ns
ns
ns
ns
民
条件
2
50
140
240
330
0.2
1.5
3
1.4
1.4
1.875
1.875
2.85
2.85
8.0
8.0
1.0
1.0
4
1.0
10
兆赫
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
时钟周期
ns
50兆赫级
140兆赫级
240兆赫级
330兆赫级
f
CLK_MAX
= 330兆赫
f
CLK_MAX
= 330兆赫
f
CLK_MAX
= 240兆赫
f
CLK_MAX
= 240兆赫
f
CLK_MAX
= 140兆赫
f
CLK_MAX
= 140兆赫
f
CLK_MAX
= 50 MHz的
f
CLK_MAX
= 50 MHz的
笔记
1
时序规格为3.0 V输入电平测量（V
IH
）和0 V （V
IL
）的3.3 V电源。
2
这些最大和最小规格都保证在这个范围内。
3
温度范围：T已
民
给T
最大
： -40 ° C至+ 85°C ，在50 MHz和140 MHz时， 0 ° C至+ 70°C在240 MHz和330 MHz的。
4
上升时间是从10％到90 ％点处的零到满量程转换测得，从满量程转换的90 ％到10％点下降时间。
5
从测量的满量程转换的50％点的最终值2 ％ 。
6
通过特性保证。
7
f
CLK
在这里指定的特性都保证125 MHz和5 V.限制最大规格的生产测试。
特定网络阳离子如有更改，恕不另行通知。
t
3
t
4
时钟
数字输入
（ R7 - R0 ， G7 - G0 ， B7 -B0 ，
SYNC ， BLANK ）
t
5
t
2
数据
t
1
t
6
t
8
模拟输出
（ IOR ，
IOR ，
IOG ，
IOG ，
IOB ，
IOB ）
t
7
笔记
1.输出延迟（
t
6
）从测50 ％，点时钟的上升沿到50％点
作者：满量程转换。
2.输出上升/下降时间（
t
7
）测得的10 ％和90 ％的满量程转换点之间。
3.过渡时间（
t
8
）从测50％点的满量程转换以内的2 ％
最终的输出值。
图1.时序图
第0版
–5–
a
特点
330 MSPS吞吐速率
888位DAC
RS - 343A / RS - 170兼容输出
互补输出
DAC输出电流范围为2 26毫安
TTL兼容的输入
内部基准电压源（ 1.23 V）
单电源5 V / 3.3 V操作
48引脚LQFP封装
低功耗（ 30毫瓦分@ 3V）
低功耗待机模式（ 6 mW的典型值，3 V ）
工业级温度范围（-40 ° C至+ 85°C ）
应用
数字视频系统
高分辨率彩色图形
数字无线电调制
影像处理
仪器仪表
视频信号重构
CMOS ， 330 MHz的
888位高速视频DAC
ADV7125
功能框图
V
AA
空白
SYNC
数据
注册
BLANK和
同步逻辑
IOR
DAC
IOR
IOG
8
DAC
IOG
IOB
DAC
IOB
电压
参考
电路
R7–R0
8
8
G7–G0
8
数据
注册
B7–B0
8
数据
注册
8
PSAVE
时钟
掉电
模式
V
REF
ADV7125
GND
R
SET
COMP
概述
产品亮点
该ADV 7125是一个三高速，数字 - 模拟转换器
在一个单芯片。它包括三个高速， 8位的
视频DAC互补输出，标准的TTL输入
接口，以及一个高阻抗，模拟输出电流源。
该ADV7125具有三个独立的8位宽输入端口。单一
5 V / 3.3 V电源和时钟都被要求做
部分功能。该ADV7125具有附加的视频控制
信号，复合材料
SYNC
和
空白，
以及一个加电
保存方式。
该ADV7125是制作一个5 V CMOS工艺。其单
岩屑CMOS结构可确保更强大的功能与
低功耗。该ADV7125可在一个48引脚
LQFP封装。
1. 330 MSPS （ 3.3 V只）吞吐量
2.保证单调性，以8位
3.兼容多种高清晰度的彩色
图形系统，包括RS - 343A和RS - 170
ADV是ADI公司的注册商标。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
ADV7125–SPECIFICATIONS
5 V电气特性
参数
静态性能
分辨率（每DAC ）
积分非线性（ BSL ）
微分非线性
数字和控制输入
输入高电压，V
IH
输入低电压，V
IL
输入电流I
IN
PSAVE上拉电流
输入电容，C
IN
模拟输出
输出电流
输出电流
DAC至DAC匹配
输出顺从电压范围，V
OC
输出阻抗，R
OUT
输出电容，C
OUT
偏移误差
增益误差
2
参考电压（分机和Int 。 ）
参考范围，V
REF
功耗
数字电源电流
3
数字电源电流
3
数字电源电流
3
模拟电源电流
模拟电源电流
待机电源电流
4
电源抑制比
民
8
–1
–1
2
–1
20
10
2.0
2.0
1.0
0
100
10
–0.025
–5.0
1.12
1.235
3.4
10.5
18
67
8
2.1
0.1
+0.025
+5.0
1.35
9
15
25
72
5.0
0.5
26.5
18.5
5
1.4
0.8
+1
(V
AA
= 5 V
±
5%, V
REF
= 1.235 V ，R
SET
= 560 , C
L
= 10 pF的。所有规格牛逼
民
to
T
MAX1
除非另有说明，T
j max的情况
= 110 C.)
典型值
最大
单位
位
最低位
最低位
V
V
A
A
pF
mA
mA
%
V
k
pF
％ FSR
％ FSR
V
mA
mA
mA
mA
mA
mA
%/%
f
CLK
= 50 MHz的
f
CLK
= 140兆赫
f
CLK
= 240兆赫
R
SET
= 530
R
SET
= 4933
PSAVE =低，数字化和控制
输入在V
DD
测试条件
1
±
0.4
±
0.25
+1
+1
保证单调性
V
IN
= 0.0 V或V
DD
绿色的DAC ， SYNC =高
R / G / B DAC ，同步=低
I
OUT
= 0毫安
测试了DAC输出= 0 V
FSR = 18.62毫安
笔记
1
温度范围T
民
给T
最大
： -40 ° C至+ 85°C ，在50 MHz和140 MHz时， 0 ° C至+ 70°C在240 MHz和330 MHz的。
2
增益误差= （实测（ FSC ） /理想（ FSC ） -1 ）
×
100 ），其中，理想= V
REF
/R
SET
×
K
×
（ FFH ）
×
4和K = 7.9896 。
3
数字电源在0V和V测量与对应于斜坡图案和与输入电平的数据输入连续时钟
DD
.
4
这些最大/最小规格是由特性在4.75 V至5.25 V的范围内保证。
特定网络阳离子如有更改，恕不另行通知。
–2–
第0版
ADV7125
3.3 V电气特性
1
参数
静态性能
分辨率（每DAC ）
积分非线性（ BSL ）
微分非线性
数字和控制输入
输入高电压，V
IH
输入低电压，V
IL
输入电流I
IN
PSAVE上拉电流
输入电容，C
IN
模拟输出
输出电流
输出电流
DAC至DAC匹配
输出顺从电压范围，V
OC
输出阻抗，R
OUT
输出电容，C
OUT
偏移误差
增益误差
3
参考电压（分机）。
参考范围，V
REF
参考电压（智力）。
参考范围，V
REF
功耗
数字电源电流
4
数字电源电流
4
数字电源电流
4
数字电源电流
4
模拟电源电流
模拟电源电流
待机电源电流
电源抑制比
民
(V
AA
= 3.0 V至3.6 V ，V
REF
= 1.235 V ，R
SET
= 560 , C
L
= 10 pF的。所有规格
T
民
给T
MAX2
除非另有说明，T
j max的情况
= 110 C.)
典型值
最大
8
+1
+1
单位
位
最低位
最低位
V
V
A
A
pF
mA
mA
%
V
k
pF
％ FSR
％ FSR
V
V
5.0
12.0
15
72
5.0
0.5
mA
mA
mA
mA
mA
mA
mA
%/%
f
CLK
= 50 MHz的
f
CLK
= 140兆赫
f
CLK
= 240兆赫
f
CLK
= 330兆赫
R
SET
= 560
R
SET
= 4933
PSAVE =低，数字化和控制
输入在V
DD
测试条件
2
R
SET
= 680
R
SET
= 680
R
SET
= 680
–1
–1
2.0
±
0.5
±
0.25
0.8
–1
20
10
2.0
2.0
1.0
0
70
10
0
0
1.12
1.235
1.235
2.2
6.5
11
16
67
8
2.1
0.1
1.4
26.5
18.5
+1
V
IN
= 0.0 V或V
DD
绿色的DAC ， SYNC =高
R / G / B DAC ，同步=低
0
测试了DAC输出= 0 V
FSR = 18.62毫安
1.35
笔记
1
这些最大/最小规格是由特性在3.0 V至3.6 V范围内保证。
2
温度范围T
民
给T
最大
： -40 ° C至+ 85°C ，在50 MHz和140 MHz时， 0 ° C至+ 70°C在240 MHz和330 MHz的。
3
增益误差= （实测（ FSC ） /理想（ FSC ） -1 ）
×
100 ），其中，理想= V
REF
/R
SET
×
K
×
（ FFH ）
×
4和K = 7.9896 。
4
数字电源在0V和V测量与对应于斜坡图案和与输入电平的数据输入连续时钟
DD
.
特定网络阳离子如有更改，恕不另行通知。
第0版
–3–
ADV7125
5 V时序规范
参数
模拟输出
模拟输出延迟，T
6
模拟输出上升/下降时间，t
74
模拟量输出转换时间，t
85
模拟输出偏斜，T
96
时钟控制
f
CLK7
f
CLK7
f
CLK7
数据和控制设置，T
16
数据和控制保持，T
26
时钟周期，叔
3
时钟脉宽高，T
46
时钟脉冲宽度低，T
56
时钟脉宽高，T
46
时钟脉冲宽度低，T
56
时钟脉宽高，T
4
时钟脉冲宽度低，T
5
流水线延迟，T
PD6
PSAVE截至时间，t
106
0.5
0.5
0.5
0.5
1.5
4.17
1.875
1.875
2.85
2.85
8.0
8.0
1.0
3
2
1
(V
AA
= 5 V
±
5% , V
REF
= 1.235 V ，R
SET
= 560 , C
L
= 10 pF的。所有规格牛逼
民
给T
最大
,
除非另有说明，T
j max的情况
= 110 C.)
典型值
5.5
1.0
15
1
最大
民
单位
ns
ns
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
时钟周期
ns
条件
2
50
140
240
50兆赫级
140兆赫级
240兆赫级
f
CLK_MAX
= 240兆赫
f
CLK_MAX
= 240兆赫
f
CLK_MAX
= 140兆赫
f
CLK_MAX
= 140兆赫
f
CLK_MAX
= 50 MHz的
f
CLK_MAX
= 50 MHz的
1.0
2
1.0
10
笔记
1
时序规格为3.0 V输入电平测量（V
IH
）和0 V （V
IL
）为5 V和3.3 V电源。
2
这些最大和最小规格都保证在这个范围内。
3
温度范围T
民
给T
最大
： -40 ° C至+ 85°C ，在50 MHz和140 MHz时， 0 ° C至+ 70°C在240兆赫。
4
上升时间是从10％到90 ％点处的零到满量程转换测得，从满量程转换的90 ％到10％点下降时间。
5
从测量的满量程转换的50％点的最终值2 ％ 。
6
通过特性保证。
7
f
CLK
在这里指定的特性都保证125 MHz和5 V.限制最大规格的生产测试。
特定网络阳离子如有更改，恕不另行通知。
–4–
第0版
ADV7125
3.3 V时序规范
参数
模拟输出
模拟输出延迟，T
6
模拟输出上升/下降时间，t
74
模拟量输出转换时间，t
85
模拟输出偏斜，T
96
时钟控制
f
CLK7
f
CLK7
f
CLK7
f
CLK7
数据和控制设置，T
16
数据和控制保持，T
26
时钟周期，叔
3
时钟脉宽高，T
46
时钟脉冲宽度低，T
56
时钟脉宽高，T
46
时钟脉冲宽度低，T
56
时钟脉宽高，T
46
时钟脉冲宽度低，T
56
时钟脉宽高，T
4
时钟脉冲宽度低，T
5
流水线延迟，T
PD6
PSAVE截至时间，t
106
2
3.0
1
(V
AA
=
3
V到3.6 V ，V
REF
= 1.235 V ，R
SET
= 560 , C
L
= 10 pF的。所有规格牛逼
民
给T
最大
除非另有说明，T
j max的情况
= 110 C.)
典型值
7.5
1.0
15
1
最大
单位
ns
ns
ns
ns
民
条件
2
50
140
240
330
0.2
1.5
3
1.4
1.4
1.875
1.875
2.85
2.85
8.0
8.0
1.0
1.0
4
1.0
10
兆赫
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
时钟周期
ns
50兆赫级
140兆赫级
240兆赫级
330兆赫级
f
CLK_MAX
= 330兆赫
f
CLK_MAX
= 330兆赫
f
CLK_MAX
= 240兆赫
f
CLK_MAX
= 240兆赫
f
CLK_MAX
= 140兆赫
f
CLK_MAX
= 140兆赫
f
CLK_MAX
= 50 MHz的
f
CLK_MAX
= 50 MHz的
笔记
1
时序规格为3.0 V输入电平测量（V
IH
）和0 V （V
IL
）的3.3 V电源。
2
这些最大和最小规格都保证在这个范围内。
3
温度范围：T已
民
给T
最大
： -40 ° C至+ 85°C ，在50 MHz和140 MHz时， 0 ° C至+ 70°C在240 MHz和330 MHz的。
4
上升时间是从10％到90 ％点处的零到满量程转换测得，从满量程转换的90 ％到10％点下降时间。
5
从测量的满量程转换的50％点的最终值2 ％ 。
6
通过特性保证。
7
f
CLK
在这里指定的特性都保证125 MHz和5 V.限制最大规格的生产测试。
特定网络阳离子如有更改，恕不另行通知。
t
3
t
4
时钟
数字输入
（ R7 - R0 ， G7 - G0 ， B7 -B0 ，
SYNC ， BLANK ）
t
5
t
2
数据
t
1
t
6
t
8
模拟输出
（ IOR ，
IOR ，
IOG ，
IOG ，
IOB ，
IOB ）
t
7
笔记
1.输出延迟（
t
6
）从测50 ％，点时钟的上升沿到50％点
作者：满量程转换。
2.输出上升/下降时间（
t
7
）测得的10 ％和90 ％的满量程转换点之间。
3.过渡时间（
t
8
）从测50％点的满量程转换以内的2 ％
最终的输出值。
图1.时序图
第0版
–5–
QQ：2881677436 复制
