JPEG2000视频编解码器

ADV202

特点

完整的单芯片JPEG2000压缩

为视频和静止图像解压缩解

专利SURF （空间超高效递归滤波）

技术使基于低功耗和低成本的小波

压缩

同时支持9/7和5/3小波变换具有高达

6级变换

可编程瓦/图像大小，宽度可达2048像素

在3分量的4：2 ：2的交错模式，以及最多

在单组分模式4096像素

最大瓦/图像高度： 4096像素

视频接口，直接支持ITU.R - BT656 ，

SMPTE125M PAL / NTSC ， SMPTE274M ， SMPTE293M （ 525P ） ，

ITU.R - BT1358 （ 625p ）或最多任何视频格式

65 MSPS的不可逆转的模式，40 MSPS的输入速率

可逆模式

两个或更多个ADV202s可以组合，以支持全

帧SMPTE274M HDTV （ 1080i的）或SMPTE296M （ 720p）的

的交错时间连贯基于帧的标清视频

源，以提高性能

灵活的异步SRAM风格的主界面，允许

大多数16位/ 32位微控制器的无缝连接

和ASIC的

2.5 V至3.3 V的I / O和1.5V的内核电源

12毫米×12平方毫米121引脚CSPBGA ，速度等级115兆赫，或

13毫米× 13毫米144引脚CSPBGA ，速度等级150兆赫

应用

网络视频和图像分发系统

无线视频和图像分发

图像存档/检索

数字闭路电视和监控系统

数字影院系统

专业视频编辑和录制

数码相机

数码摄像机

概述

该ADV202是一个单芯片的JPEG2000编码解码器针对

视频和高带宽图像压缩的应用程序

可以从所提供的更高质量和功能集获益

由JPEG2000 （ J2K ） -ISO / IEC15444-1图像压缩

标准。的部分实现了计算密集

的JPEG2000图像压缩标准的操作

并提供完全兼容码流产生的

大多数应用。

对ADV202的专用视频端口提供无缝

连接到通用的数字视频标准，例如ITU.R-

BT656 ， SMPTE125M ， SMPTE293M [ 525P ] ， ITU.R - BT1358

[ 625p ] ， SMPTE274M [ 1080i的] ，或SMPTE296M [ 720p的。各种

其他高速同步像素和视频格式可以

也使用可编程成帧支持和

验证信号。

（下转第3页）

功能框图

ADV202

PIXEL I / F

PIXEL I / F

小波

发动机

EC1

EC2

EC3

外

DMA Ctrl键

像素

FIFO

主机I / F

CODE

FIFO

属性

FIFO

辅助的

FIFO

内部总线和DMA引擎

图1 。

第0版

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.326.8703

2004 ADI公司保留所有权利。

04723-001

嵌入式RISC

处理器

系统

内存

系统

ADV202

目录

概述................................................ ......................... 3

JPEG2000功能支持............................................... ........... 3

Specificatons ................................................. ..................................... 4

电源电压和电流.............................................. 4 .........

输入/输出规格.............................................. .......... 4

时钟和复位规格.............................................. 5 ..

普通主机模式读操作...................................... 6

正常的主机模式，写操作..................................... 7

DREQ / DACK DMA模式 - 单FIFO写操作。8

DREQ / DACK DMA模式 - 单FIFO的读操作。 10

外部DMA模式， FIFO写，突发模式................... 12

外部DMA模式， FIFO读，突发模式.................... 13

流模式（ JDATA ） -FIFO读/写...................... 15

VDATA模式时序............................................... ................ 15

原始像素模式时序.............................................. .............. 17

SPI端口时序............................................... ........................... 18

引脚BGA分配和功能说明.................... 19

引脚BGA分配............................................... ................ 19

引脚功能描述............................................... ......... 22

工作原理............................................... ....................... 25

小波引擎................................................ ........................... 25

熵编码解码器................................................ ........................... 25

嵌入式处理器系统............................................... ..... 25

内存系统................................................ .......................... 25

内部DMA引擎............................................... ................. 25

ADV202接口................................................ ........................... 26

视频接口（ VDATA总线） ............................................ ...... 26

主机接口（ HDATA总线） ............................................ ....... 26

直接和间接寄存器.............................................. ...... 26

控制访问寄存器............................................... ............ 27

引脚配置和总线宽度/模式................................ 27

第一阶段注册................................................ .............................. 27

JDATA模式................................................ ............................... 27

外部DMA引擎............................................... ................ 27

SPI端口................................................ ........................................ 27

内部寄存器................................................ ............................ 28

直接寄存器................................................ ........................... 28

间接寄存器................................................ ........................ 29

PLL ................................................. .............................................. 30

硬件启动................................................ ............................ 31

视频输入格式............................................... ....................... 32

应用................................................. .................................... 34

编码，多芯片模式.............................................. ........... 34

解码，多芯片主/从............................................ 35

数码相机/摄像机............................................. 35

编码/解码标清视频应用.............................. 36

ASIC应用程序（ 32位主机/ 32位ASIC ） ......................... 37

HIPI （主机接口，像素接口） ................................... 38

JDATA接口................................................ ......................... 38

外形尺寸................................................ ....................... 39

订购指南................................................ .......................... 40

修订历史

7月4日 - 修订版0 ：初始版

第0版|第40 2

ADV202

概述

（上接第1页）

该ADV202可以在40MSPS的速度处理图像

在不可逆转的使用时可逆的模式，并以较高的费率

模式。该ADV202包含一个专用的小波变换

发动机， 3熵编解码器，一个板上的存储器系统，和

一个嵌入式RISC处理器，可提供完整的

JPEG2000压缩/解压缩方案。

小波处理器支持9/7不可逆小波

变换和5/3小波可逆变换

不可逆的方式。熵编解码器支持所有功能

在JPEG2000第1部分规范，但Maxshift ROI 。

在ADV202上操作像素样本的矩形阵列

所谓瓷砖。瓷砖可以包含一个完整的图像，最高的

支持的最大尺寸，或一个图像的某些部分。该

支持的最大水平瓦片大小取决于波

变换选择并在瓷砖的样本数。

比ADV202的最大的瓷砖尺寸的图像可以

破裂成单个的瓦片，然后依次向发送

芯片，同时仍保持一个单一的，完全符合JPEG2000的

码流，用于对整个图像。

JPEG2000功能支持

该ADV202支持广泛的功能集所包含的

在JPEG2000标准第1部分（ISO / IEC 15444 ） 。看

入门ADV202

对于在JPEG2000中的信息

该ADV202目前支持的功能。

根据特定的应用要求，该

ADV202可以提供不同的JPEG2000压缩级别

支持。它可以提供原始的代码块和属性数据

输出，这允许主机软件具有完全的控制

在JPEG2000码流和其它的代

压缩过程的各个方面，如比特率控制。

否则， ADV202可以创建一个完整的，完全符合

JPEG2000码流（ .j2c ）和增强的文件格式，如

.jp2 ， .jpx和.mj2 （运动JPEG2000 ） 。看

入门

ADV202

对于该ADV202的格式的信息

目前支持。

第0版|第40 3

ADV202

SPECIFICATONS

电源电压和电流

表1中。

参数

VDD

IOVDD

PLLVDD

V

输入

温度

I

DD

描述

直流电源电压，核心

直流电源电压， I / O

直流电源电压， PLL

输入范围

工作环境温度范围在自由空气

静态电流

1

动态电流，核心（ JCLK频率= 150兆赫）

2

动态电流，核心（ JCLK频率= 108兆赫）

动态电流，核心（ JCLK频率= 81兆赫）

动态电流， I / O

动态电流， PLL

民

1.425

2.375

1.425

0.3

40

典型值

1.5

3.3

1.5

+25

最大

1.575

3.63

1.575

V

DDI / O

+ 0.3

+85

300

570

420

325

20

2.6

单位

V

V

V

V

°C

mA

mA

mA

mA

mA

mA

1

2

没有时钟或I / O活动。

ADV202-150而已。

输入/输出规格

表2中。

参数

V

IH （ 3.3 V ）

V

IH （ 2.5 V ）

V

白细胞介素（ 3.3 V ， 2.5 V ）

V

OH （ 3.3 V ）

V

OH （ 2.5 V ）

V

OL （ 3.3 V ， 2.5 V ）

I

IH

I

IL

I

OZH

I

OZL

I

DD

I

DD

C

I

C

O

描述

高电平输入电压

高电平输入电压

低电平输入电压

高电平输出电压

高电平输出电压

低电平输出电压

高电平输入电流

低电平输入电流

高水平的三态泄漏电流

低级别三态泄漏电流

电源电流（低功耗）

电源电流（有源）

输入引脚电容

输出引脚电容

测试条件

VDD =最大

VDD =最大

VDD =分钟

VDD =分钟，我

OH

= -0.5毫安

VDD =分钟，我

OH

= -0.5毫安

VDD =分钟，我

OL

= 2毫安

VDD =最大，V

IN

= VDD

VDD =最大，V

IN

= 0

V

VDD =最大，V

IN

= VDD

VDD =最大，V

IN

= 0

V

VDD =最大

VDD =最大

民

2.2

1.9

2.4

2.0

0.4

1.0

1

1.0

1.0

100

100

8

8

典型值

最大

单位

V

V

V

V

V

V

A

A

A

A

A

mA

pF

pF

0.6

第0版|第40 4

ADV202

时钟和复位规格

表3中。

参数

t

MCLK

t

MCLKL

t

MCLKH

t

VCLK

t

VCLKL

t

VCLKH

t

RST

描述

MCLK周期

MCLK宽度低

MCLK宽高

VCLK周期

VCLK宽度低

VCLK宽高

复位宽度低

民

13.3

6

6

13.4

5

5

5

典型值

最大

100

单位

ns

ns

ns

ns

ns

ns

MCLK周期

1

50

1

对于MCLK的定义，请参见PLL部分。

t

MCLK

t

MCLKL

MCLK

t

MCLKH

t

VCLK

t

VCLKL

VCLK

t

VCLKH

04723-010

图2.输入时钟

第0版|第40 5