【初步的技术数据特点高达400MHz的高性能Blackfin处理器的2个16位MAC，2个40位ALU】,IC型号ADSP-BF592,ADSP-BF592 PDF资料,ADSP-BF592经销商,ic,电子元器件-51电子网

初步的技术数据

特点

高达400MHz的高性能Blackfin处理器的

2个16位MAC，2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和轻松的教学模式

编程和编译环境友好

先进的调试，跟踪和性能监控

接受宽范围的电源电压为内部和I / O

操作。看

第18页的工作条件

断片内稳压器界面

64引脚（ 9毫米×9 MM） LFCSP封装

BLACKFIN

嵌入式处理器

ADSP-BF592

外设

4个32位定时器/计数器， 3支持PWM

2个双通道，全双工同步串行端口（ SPORT ），

支持8个立体声I

s通道

2个串行外设接口（ SPI ）端口兼容

1个UART ，支持IrDA

并行外设接口（ PPI ），支持ITU-R 656

视频数据格式

双线接口（ TWI ）控制器

9外设的DMA

2存储器到存储器的DMA通道

事件处理28个中断输入

32个通用I / O的端口（GPIO ），可编程

迟滞

调试/ JTAG接口

片上PLL能够倍频

内存

68K字节内核访问的内存：

（见

表1第3页

L1和L3存储器大小的详细信息）

64K字节的L1指令ROM

从内部L1 ROM和SPI MEM-灵活的启动选项

内存或从主机设备，包括SPI ， PPI和UART

内存管理单元提供的内存保护

看门狗定时器

SPORT1

电压稳压器界面

JTAG测试和仿真

外设

TIMER2–0

存取总线

端口F

PPI

L1指令

只读存储器

L1指令

SRAM

L1数据

SRAM

UART

打断

调节器

SPI0

SPORT0

DMA

调节器

DCB

DEB

BOOT

只读存储器

GPIO

端口G

DMA

ACCESS

公共汽车

SPI1

TWI

图1.处理器框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

REV 。中国

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

ADSP-BF592

功能................................................. ................ 1

内存................................................. ............... 1

外设................................................. ............ 1

修订历史................................................ ...... 2

概述................................................ 3

便携式低功耗架构............................. 3

................................................系统集成3

处理器外设............................................. 3

Blackfin处理器内核.......................................... 3

内存架构............................................ 5

DMA控制器................................................ 8 ..

看门狗定时器................................................ 8 ..

定时器................................................. .............. 8

串行端口................................................ .......... 8

串行外设接口（ SPI ）端口........................ 9

UART端口................................................ .......... 9

并行外设接口（ PPI ） ............................. 9

TWI控制器接口...................................... 10

港口................................................. ............... 10

动态电源管理................................ 10

电压调节.............................................. 12

时钟信号................................................ ..... 12

引导模式................................................ ... 13

初步的技术数据

指令集说明.................................... 14

开发工具.............................................. 14

设计仿真器兼容

处理器板（目标） ................................... 14

相关文件.............................................. 15

相关信号链........................................... 15

信号说明................................................ 16

规格................................................. ....... 18

工作条件........................................... 18

电气特性....................................... 20

绝对最大额定值................................... 22

ESD敏感度................................................ ... 22

包装信息............................................ 22

时序规格........................................... 23

输出驱动电流......................................... 37

测试条件................................................ .. 38

环境条件.................................... 40

64引脚LFCSP封装引脚分配................................. 42

外形尺寸................................................ 44

表面贴装设计.......................................... 44

规划模型................................................ ..... 44

订购指南................................................ ..... 45

修订历史

8月10日 - 修订版。 PRB启示录中国：

无数的小的修正和补充文件。

更新

处理器特性....................................... 3

修订

内核时钟（ CCLK ）要求.................. 19

修订

电气特性............................... 20

修订

绝对最大额定值........................... 22

添加2.5 V / 3.3 V规格为大多数接口

定时

规格................................................. ....... 23

更新

输出驱动电流................................ 37

更新

电容负载..................................... 39

额外

规划模型........................................... 44

牧师中华人民共和国|

第2页：46 |

2010年8月

初步的技术数据

概述

在ADSP - BF592处理器是Blackfin处理器中的一员

家庭

的产品，结合了ADI公司/英特尔微

信号架构（ MSA ）。 Blackfin处理器结合了双

国家的最先进的MAC信号处理引擎，优点

干净，正交类RISC微处理器指令集，

和单指令，多数据（SIMD）多媒体capa-

bilities成一个单一的指令集架构。

在ADSP - BF592处理器代码完全兼容

其他Blackfin处理器。 ADSP- BF592处理器提供perfor-

曼斯高达400 MHz ，并降低静态功耗。

处理器特征示于

表1中。

表1.处理器特性

特征

定时器/计数器， PWM

SPORT有

SPI接口

UART

并行外设接口

TWI

个GPIO

L1指令SRAM

L1指令ROM

L1数据SRAM

L1暂存SRAM

L3引导ROM

最大指令速率

最大系统时钟速度

封装选项

存储器（字节）

ADSP-BF592

系统集成

在ADSP- BF592处理器是一款高度集成的系统级A-

为下一代数字通信的芯片解决方案

和消费者的多媒体应用。通过结合行业

试标准接口与一个高性能的信号

处理核心，具有成本效益的应用程序可被开发

很快，而不需要昂贵的外部元件。该

系统外设包括一个看门狗定时器; 3个32位定时

ERS /计数器，支持PWM功能;两个双通道，全双工

同步串行端口（SPORT ） ;两个串行外设接口

面（ SPI ）兼容端口; 1 UART

，支持IrDA ;一

并行外设接口（ PPI ） ;和一个两线接口

（TWI ）控制器。

ADSP-BF592

32K

64K

32K

400兆赫

100兆赫

64引脚LFCSP封装

处理器外设

在ADSP- BF592处理器包含了一组丰富的外设

通过几个高带宽总线连接到所述核心， provid-

在系统配置荷兰国际集团的灵活性以及出色的整体

系统的性能（见

图1）。

所述处理器还包含

专用的通信模块和高速串行和

并行端口，灵活的管理中断控制器

对中断的片上外设或外部源，

和电源管理控制功能来定制perfor-

处理器和系统的性能并输出特性

很多应用场景。

体育，个SPI ，UART和PPI外设支持

一个灵活的DMA结构。也有独立的内存

DMA通道，专用于数据传输时处理之间

SOR的不同存储空间，包括引导ROM 。多种

片上以高达100 MHz的总线提供足够的频带 -

宽度使处理器核心上连同活动运行

所有的片上和外部外设。

在ADSP- BF592处理器包括一个接口，一个片外

支持处理器的动态功耗的稳压器

管理能力。

最大指令速率不可用一切可能的SCLK的选择。

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持，以及先进的信号

在一个集成包处理。

Blackfin处理器内核

如图

图2中，

Blackfin处理器内核包含两个

16位乘法器， 2个40位累加器， 2个40位的ALU ，

4个视频ALU和1个40位移位器。计算部

处理从所述寄存器堆的8位， 16位或32位数据。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

被支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如现场提取物和

便携式低功耗架构

Blackfin处理器提供世界一流的电源管理

和性能。它们产生具有低功耗和

低电压的设计方法和功能的片上动态

功率管理，这提供了一种改变的能力两者

电压和操作显著降低整体频率

功耗。这种能力可导致显着

降低功耗，只有变化的比较

操作的次数。这允许更长的电池寿命

便携式电器。

牧师中华人民共和国|

第3页：46 |

2010年8月

ADSP-BF592

地址运算单元

初步的技术数据

DA1

DA0

为了记忆

DAG1

DAG0

RAB

PREG

LD1

LD0

ASTAT

SEQUENCER

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

解码

对齐

LOOP BUFFER

控制

单位

数据运算单元

图2. Blackfin处理器内核

人口数，模2

乘，除原语，饱和

理性与舍入和签/指数检测。该组

视频指令包括字节对齐和包装操作

系统蒸发散， 16位和8位截断加， 8位的平均

操作，以及8位的减法/绝对值/累加（SAA）

操作。还提供了比较/选择和矢量

搜索指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。如果第二个ALU时，

四通道16位操作是可能的。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持零过

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。数据存储器保存数据，并

一个专用的临时数据存储器存放堆栈和局部VARI-

能信息。

提供有多个L1存储器块。内存MAN-

理单元（ MMU）提供的内存保护

可运行于内核上，并可以亲各个任务

TECT系统寄存器免于意外的存取。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

牧师中华人民共和国|

第4页：46 |

2010年8月

初步的技术数据

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

ADSP-BF592

第二芯可访问的存储器块是在L1数据存储器

储器，包括32K字节。此内存块的访问

完整的处理器速度。

第三个内存块是4K字节的L1高速暂存SRAM

其运行速度相同的速度将其它L1存储器。

L1程序ROM

L1指令ROM中包含实用程序ROM代码。这

包括TMK （ VDK内核）， C运行时库和DSP

库。看到的VisualDSP ++文档了解更多

信息。

自定义ROM （可选）

在ADSP - BF592的片上L1指令ROM可能

定制包含具有以下特点的用户代码：

可自定义代码64K字节的L1指令ROM

能够限制访问的所有或特定的细分

片上ROM

客户希望定制片上ROM为自己

应用需求请联系ADI销售的更多信息

化上的技术条件和细节

实施。

内存架构

Blackfin处理器存储器视为一个统一的

4G字节的地址空间中，使用32位地址。所有的资源，

包括内部存储器和I / O控制寄存器，都占据

这个共同的地址空间的单独的部分。看

网络连接gure 3 。

核心访问的L1存储器系统是高性能

内部存储器，工作在内核时钟频率。该

外部总线接口单元（ EBIU ）提供了访问启动

只读存储器。

该存储器的DMA控制器提供高带宽的数据 -

运动能力。它可以执行的代码块传输或

L1指令SRAM和L1数据SRAM之间的数据

存储空间。

为0xFFFF FFFF

磁心存储器映射寄存器（ 2M字节）

0xFFE0 0000

系统内存映像寄存器（ 2M字节）

0xFFC0 0000

0xFFB0 1000

L1暂存RAM （ 4K字节）

0xFFB0 0000

0xFFA2 0000

L1指令ROM （ 64K字节）

0xFFA1 0000

0xFFA0 8000

L1指令B组SRAM （ 16K字节）

0xFFA0 4000

L1指令银行SRAM （ 16K字节）

0xFFA0 0000

0xFF80 8000

数据SRAM （ 32K字节）

0xFF80 0000

0xEF00 1000

BOOT ROM （ 4K字节）

0xEF00 0000

0x0000 0000

I / O存储器空间

该处理器并没有定义一个单独的I / O空间。所有

资源是通过平面的32位地址空间的映射。导通

芯片的I / O设备的控制寄存器映射到MEM-

储器映射寄存器（MMR ）在附近的顶部地址

4G字节的地址空间。这些被分成两个较小的

块，其中一个包含控制孕产妇死亡的所有核心功能

系统蒸发散，而另一个包含所需的寄存器

设置和核心外部的片上外围设备的控制。

在孕产妇死亡率只有在管理员模式下访问和显示

为保留空间的片上外设。

启动

该处理器包含一个小的片上引导内核， CON组

数字相应的外设来引导。如果处理器

配置为从引导ROM的内存空间启动，时处理

感器开始从片上引导ROM执行。欲了解更多

信息，请参阅

引导第13页模式。

事件处理

处理器上的事件控制器处理所有的异步

和同步事件的处理器。该处理器亲

支持志愿组织事件处理嵌套和

优先级。嵌套允许多个事件的服务程序

同时有效。优先级保证的是服务

更高优先级的事件的优先级高于一服务

较低优先级的事件。该控制器提供五年的支持

不同类型的事件：

仿真 - 仿真事件使所述处理器

进入仿真模式，可以让指挥和控制

通过JTAG接口的处理器。

复位 - 此事件使处理器复位。

图3.内部/外部存储器映射

内部（内核-残疾人专用）内存

该处理器具有内核可访问的存储器的三个街区，亲

人们提供高带宽接入到核心。

第一块是L1指令存储器，由

32K字节的SRAM 。该存储器以处理器的访问

速度。

牧师中华人民共和国|

第5页46 |

2010年8月