添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1223页 > ADSP-BF539WBBCZ-5A
a
特点
初步的技术数据
1.0 V至1.2 V核心V
DD
带有片上电压调节
3.3 V容限I / O与特定的可承受5V电压的引脚
316球无铅微型BGA封装
高达500MHz的高性能Blackfin处理器的
2个16位MAC , 2个40位ALU,4个8位视频ALU ,
40位移位寄存器
RISC式寄存器和轻松的教学模式
编程和编译器友好的支持
先进的调试,跟踪和性能监控
BLACKFIN
嵌入式处理器
ADSP-BF539/ADSP-BF539F
与无缝支持外部存储器控制器
对于SDRAM , SRAM ,Flash和ROM
从SPI灵活的存储器引导选项
外部
内存
外设
并行外设接口( PPI ) ,
支持ITU-R 656视频数据格式
四双通道,全双工同步串行端口,支持
移植16立体声I
2
S
频道
两个DMA控制器,支持26个频道
控制器区域网络( CAN) 2.0B控制器
媒体收发器( MXVR )连接
以最
三个SPI兼容端口,
三个定时器/计数器, PWM支持
三个UART接口,支持IrDA
我用两个兼容的TWI控制器
2
C
行业标准
38个通用I / O引脚( GPIO )
16通用标志引脚( GPF )
实时时钟
看门狗定时器
调试/ JTAG接口
片上PLL有能力的0.5倍至64倍倍频
JTAG测试和仿真
内存
148K字节的片上存储器:
指令SRAM /缓存16K字节
64K字节的指令SRAM的
32K字节的数据SRAM
数据SRAM /高速缓存为32K字节
暂存SRAM的4K字节
512K ×16位或256K ×16位的闪速存储器的
(仅适用于ADSP- BF539F )
四个双通道内存的DMA控制器
内存管理单元提供的内存保护
稳压器
外设接入总线
TWI0-1
CAN 2.0B
Dm的CO RE
公交3
GPIO
PORT
C
B
DMA访问BUS 1
打断
调节器
外设接入总线
看门狗
定时器
RTC
PPI
MXVR
SPI1-2
DMA存取总线0
GPIO
PORT
D
DMA
CONTROLLER1
L1
指令
内存
L1
数据
内存
DMA
CONTROLLER0
TIMER0-2
SPI0
UART0
SPORT0-1
UART1-2
GPIO
PORT
F
GPIO
PORT
E
SPORT2-3
Dm的CO RE
公交车1
Dm的
公交车1
MA核心BUS 0
DMA
总线0
外部端口
FLASH , SDRAM控制
512 KB或1 MB
FL灰内存
(仅适用于ADSP- BF539F )
引导ROM
图1.功能框图
Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标
REV 。 PRF
信息ADI公司提供的被认为是准确和可靠。
但是,没有责任承担由Analog Devices供其使用,也不对任何
侵犯第三方专利或其他权利,可能导致其使用的。
规格如有变更,恕不另行通知。没有获发牌照以暗示
或者以其他方式在ADI公司的任何专利或专利权。商标
注册商标均为其各自所有者的财产。
一个技术的方式, P.O. 9106箱,诺伍德,MA 02062-9106 U.S.A.
联系电话: 781.329.4700
www.analog.com
传真: 781.461.3113
2006年ADI公司保留所有权利。
ADSP-BF539/ADSP-BF539F
目录
概述................................................ 4
低功耗架构......................................... 4
................................................系统集成4
ADSP - BF539 / ADSP- BF539F处理器外设....... 4
Blackfin处理器内核.......................................... 5
内存架构............................................ 5
DMA控制器................................................ 10
实时时钟............................................... .. 10
看门狗定时器................................................ 11
定时器................................................. ............ 11
串行端口(SPORT ) .......................................... 11
串行外设接口( SPI )端口...................... 11
双线接口............................................. 12
UART端口................................................ ........ 12
可编程I / O引脚........................................ 12
并行外设接口................................... 13
控制器区域网络(CAN )接口................ 14
媒体收发器MAC层( MXVR ) ................... 14
动态电源管理................................ 15
电压调节.............................................. 16
时钟信号................................................ ..... 16
引导模式................................................ ... 17
指令集的说明................................... 18
开发工具............................................. 18
设计一个仿真器兼容的处理器板... 19
例如连接和布局考虑...... 19
稳压器布局指南....................... 19
MXVR板布局指南............................ 19
引脚说明................................................ .... 22
规格................................................. ....... 27
推荐工作条件...................... 27
推荐工作条件
- 适用于可承受5V引脚............................. 27
初步的技术数据
电气特性....................................... 27
绝对最大额定值................................... 28
包装信息............................................ 28
ESD敏感度................................................ ... 28
时序规格........................................... 29
时钟和复位时序..................................... 30
异步存储器读周期时序............ 31
异步存储器写周期时序........... 35
SDRAM接口时序.................................. 37
外部端口总线请求和许可周期时序.. 38
并行外设接口时序...................... 41
串行端口时序........................................... 44
串行外设接口(SPI )端口
- 主时序........................................... 48
串行外设接口(SPI )端口
-slave时序............................................. 49
通用异步收发器
( UART )端口时序..................................... 50
可编程标志周期时序....................... 51
定时器周期时序.......................................... 52
JTAG测试和仿真端口时序................. 53
TWI控制器时序..................................... 54
MXVR时间................................................ 58
CAN定时................................................ ... 59
输出驱动电流......................................... 60
功耗............................................... 62
测试条件................................................ .. 62
环境条件.................................... 65
316球的Mini- BGA引脚....................................... 66
外形尺寸................................................ 69
订购指南................................................ ..... 70
修订历史
9月6日 - 修订PRF :
修订
图3 ................................................ ...... 7
更新
媒体收发器MAC层( MXVR ) .......... 14
修订
省电............................................ 15
修订
图9 ................................................ .... 20
在更正后的驱动程序类型
引脚说明................. 22
更正引脚名称和功能。
引脚说明。 22
在更换TBDS
异步存储器读周期时序.................. 32
在更换TBDS
异步存储器写周期时序................. 35
在更换TBDS
外部端口总线请求和许可周期时序........ 38
REV 。 PRF
|页68 2 |
2006年9月
初步的技术数据
在更换TBDS
并行外设接口时序............................ 41
修订后的SPORT内部时钟敏
串行端口时序............................................... .. 44
在更换TBDS
MXVR时间................................................ ....... 54
在修订后的图
输出驱动电流..................... 55
在添加图表
电容负载........................... 58
除去TWI时序
ADSP-BF539/ADSP-BF539F
REV 。 PRF
|第68 3 |
2006年9月
ADSP-BF539/ADSP-BF539F
概述
在ADSP - BF539 / ADSP- BF539F处理器的成员
Blackfin处理器系列产品,结合了模拟
设备/英特尔微信号架构( MSA ) 。 Blackfin处理器亲
处理机结合了双MAC国家的最先进的信号处理
发动机,干净,正交类RISC微处理器的优点
处理器指令集,以及单指令,多数据
(SIMD)多媒体功能集成到一个单一的指令集
体系结构。
在ADSP - BF539 / ADSP- BF539F处理器是完全
代码与其他Blackfin处理器兼容,只有不同
相对于性能,外设和片上存储器。
具体表现为,外设和内存配置
示于
表1第4页。
表1.处理器特性
ADSP- BF539 ,ADSP- BF539F4 ADSP- BF539F8
最大
性能
指令
SRAM /高速缓存
指令
SRAM
数据
SRAM /高速缓存
数据SRAM
暂存器
FL灰
SPORT有
SPI
TWI
个UART
PPI
可以
MXVR
500兆赫
500兆赫
1000年MMAC翻了一番千MMAC翻了一番
16K字节
64K字节
32K字节
32K字节
4K字节
适用
4
3
2
3
1
1
1
16K字节
64K字节
32K字节
32K字节
4K字节
256K ×16位
4
3
2
3
1
1
1
316
500兆赫
1000 MMAC翻了一番
16K字节
64K字节
32K字节
32K字节
4K字节
512K ×16位
4
3
2
3
1
1
1
316
初步的技术数据
大大降低了功率消耗,较
仅改变工作频率。这翻译成
更长的电池寿命和更低的散热。
系统集成
在ADSP - BF539 / ADSP- BF539F处理器是一个高度英特
磨碎上系统单芯片解决方案,用于下一代的
工业和汽车应用中,包括音频和
视频信号处理。通过将先进的存储CON-
音型,如片上闪存,具有业界
与高性能信号处理的标准接口
核心,用户可以快速开发出具有成本效益的解决方案,而不
无需昂贵的外部元件。该系统外设
包括最
网络媒体收发器( MXVR ) ,三
UART端口,三个SPI接口,4个串行端口( SPORT ),一个
CAN接口,两个双线接口( TWI ),四个通用
通用定时器( 3具有PWM功能) ,一个实时时钟,一个
看门狗定时器,一个并行外设接口,通用
I / O和通用标志引脚。
ADSP - BF539 / ADSP- BF539F处理器
外设
在ADSP - BF539 / ADSP- BF539F处理器包含一套丰富
通过几个高带宽连接到芯的外围设备的
公交车,在提供系统配置的灵活性以及
极好的性能(见框图
第1页) 。
通用外设功能包括:
如UART ,定时器, PWM (脉冲宽度调制)
和脉冲测量功能,通用I / O标志
引脚,一个实时时钟和一个看门狗定时器。这组
功能满足各种典型的系统支持需求
并通过的系统扩展能力增强
装置。除了这些通用的外围设备,所述
ADSP - BF539 / ADSP- BF539F处理器包含高速
串行和并行端口,用于连接到各种音频,
视频和调制解调器编解码器的功能。一个MXVR收发器
发送和接收音频和视频数据和控制Infor公司
息上的多数
汽车多媒体网络。一个CAN
提供了一种用于汽车的控制网络2.0B控制器。一
中断控制器从芯片上的管理中断
外设或外部源。和电源管理CON-
控制功能定制的性能和功率特性
处理器和系统的许多应用场景中。
所有外设,除了通用的I / O ,CAN,
TWI ,实时时钟和定时器,通过灵活的支持
DMA结构。还有四个独立的存储器DMA
专用于数据传输处理器的控制器之间
不同的存储空间,包括外部SDRAM和异步
异步的存储器中。在长达运行多个片上总线
133兆赫提供足够的带宽,以使处理器核心
随着活动上的所有芯片上的和外部的运行
外设。
在ADSP - BF539 / ADSP- BF539F处理器包括一个片上
支持ADSP - BF539 / ADSP- BF539F的稳压器
处理器的动态电源管理能力。电压
封装选项316
通过集成了一套丰富的业界领先的系统外设
和记忆, Blackfin处理器是首选平台
需要类似RISC编程下一代应用
mability ,多媒体支持以及先进的信号
在一个集成包处理。
低功耗架构
Blackfin处理器提供世界级的电源管理和
性能。 Blackfin处理器被设计为在低功率
低电压的设计方法和功能动态
功率管理,以改变二者的电压和频的能力
操作昆西以显著降低整体功耗
消费。改变电压和频率可导致
REV 。 PRF
|第68 4 |
2006年9月
初步的技术数据
调节器提供从单一的范围内芯的电压电平
2.7 V至3.6 V的输入。电压调节器可以在被旁路
用户的自由裁量权。
ADSP-BF539/ADSP-BF539F
内存只存放指令。这两个数据存储器存放
数据,一个专用的临时数据存储器存放堆栈和
局部变量的信息。
另外,多个L1存储器块被设置,提供一个
SRAM和缓存的配置组合。内存管理
精神疾病单元(MMU)提供单独的存储器保护
任务可被操作上的核心,并且可以保护系统
免于意外的存取寄存器。
该架构提供了操作三种模式:用户模式,
监控模式和仿真模式。用户模式有
对某些系统资源受限制的访问,从而提供了一种
受保护的软件环境,而管理员模式
不受限制地访问系统和核心资源。
Blackfin处理器的指令集进行了优化,使
该16位的操作码表示的最频繁使用的指令
系统蒸发散,导致优秀的编译后的代码密度。复
DSP指令被编码成32位的操作码,代表
功能齐全的多功能指令。 Blackfin处理器
支持有限的并发能力,在32位指令
灰可以并行使用两个16位指令来发出
允许程序员使用许多核心资源在
单指令周期。
Blackfin处理器汇编语言使用的代数同步
税务易于编程和可读性。该体系结构已
结合使用与C / C ++编译器的优化,
从而快速,高效的软件实现。
Blackfin处理器内核
如图
图2上的第6页,
Blackfin处理器内核
包含2个16位乘法器, 2个40位累加器, 2
40位ALU,4个视频ALU和1个40位移位器。该compu-
塔季翁单元处理8位, 16位,或32位的寄存器中的数据
文件中。
计算寄存器文件包含8个32位寄存器。当
在16位操作数数据进行计算操作,
注册文件运行16个独立的16位寄存器。所有
操作数计算业务都来自多
寄存器和指令常量域。
每个MAC可以在每一乘法执行16位乘16位的
周期,积累的结果到40位累加器。
符号和无符号的格式,舍入和饱和度
支持。
该ALU的执行传统的一套算术和逻辑的
操作上的16位或32位数据。此外,许多特殊
说明被包括以加速各种信号处理
任务。这些措施包括位操作,如字段提取和弹出
ulation数,模2
32
乘,除原语,饱和度
和舍入,并用符号/指数检测。该组的视频
指令包括字节对齐和包装业务, 16
位和8位截断加, 8位的平均操作, 8-
位减法/绝对值/累加( SAA )操作。还
提供有比较/选择和矢量搜索指令。
对于某些指令,两个16位的ALU操作可以是per-
对寄存器对( 16位半高,同时形成
16位的运算寄存器低一半) 。还通过使用所述第二
ALU ,四个16位操作是可能的。
在40位移位器可以执行移位和旋转,并用于
准化,提取和存储等
指令。
该程序控制器控制指令流execu-
化,包括指令对齐和解码。为
程序流控制,音序器支持相对于PC和
间接条件跳转(支持静态分支预测) ,以及
子程序调用。硬件提供支持过零
头循环。该结构是完全互锁的,这意味着
在执行时,程序员不需要管理管道
与数据相关性的说明。
地址运算单元提供了两个地址simulta-
进行双存取的内存。它包含一个多端口
寄存器文件构成的四组32比特的索引,修改
长度和基址寄存器(用于循环缓冲) ,和八
另外的32位指针寄存器(用于C风格的索引堆栈
操作) 。
Blackfin处理器支持改进的哈佛结构
组合和分级的存储器结构。电平1 (L1)的
记忆是指那些通常在全速运转
速度很少或根本没有延迟。在L1级,指令
内存架构
在ADSP - BF539 / ADSP- BF539F处理器将存储器作为
单个统一4G字节的地址空间,使用32位地址。所有
资源,包括内部存储器,外部存储器,并
I / O控制寄存器,占据这个共同的单独部分
地址空间。此地址空间的各部分存储器
布置在一个层次结构,以提供一个良好的成本/ per-
片上的一些非常快速,低延迟formance平衡
存储器作为高速缓存或SRAM ,和更大,成本更低和perfor-
曼斯片外存储器的系统。看
图3第7页。
L1存储器系统是主要的最高性能
内存可用于Blackfin处理器。离片MEM-
储器系统中,通过外部总线接口单元访问
( EBIU ) ,提供扩展带SDRAM ,闪存,和
SRAM ,可选择访问高达132M字节的物理
内存。
该存储器的DMA控制器提供高带宽数据
运动能力。它可以执行的代码块传输或
内部存储器和外部存储器之间进行数据
空间。
内部(片)内存
在ADSP - BF539 / ADSP- BF539F处理器有三个街区
片上存储器,提供到内核的高带宽连接。
第一是L1指令存储器,由80K字节
其中的SRAM , 16K字节可配置为一个四通设定
联高速缓存。该存储器以处理器的访问
速度。
REV 。 PRF
|第68 5 |
2006年9月
查看更多ADSP-BF539WBBCZ-5APDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2881677436 复制 点击这里给我发消息 QQ:2881620402 复制

    电话:18922805453
    联系人:连
    地址:福田区华强北路1019号华强广场D座23楼

    ADSP-BF539WBBCZ-5A
    -
    -
    -
    -
    终端采购配单精选

    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    ADSP-BF539WBBCZ-5A
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:北京市海淀区增光路27号院增光佳苑2号楼1单元1102室
ADSP-BF539WBBCZ-5A
√ 欧美㊣品
▲10/11+
10248
贴◆插
【dz37.com】实时报价有图&PDF
查询更多ADSP-BF539WBBCZ-5A供应信息

深圳市碧威特网络技术有限公司
 复制成功!