【BLACKFIN嵌入式处理器ADSP-BF539/ADSP-BF539F特点1.0 V至1.25 V】,IC型号ADSP-BF539BBCZ-5A,ADSP-BF539BBCZ-5A PDF资料,ADSP-BF539BBCZ-5A经销商,ic,电子元器件-51电子网

BLACKFIN

嵌入式处理器

ADSP-BF539/ADSP-BF539F

特点

1.0 V至1.25 V核心V

带有片上电压调节

3.0 V至3.3 V的I / O V

高达3.3 V容限I / O与特定的可承受5V电压的引脚

316球无铅CSP_BGA封装

高达533 MHz的高性能的Blackfin处理器

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和轻松的教学模式

编程和编译器友好的支持

先进的调试，跟踪和性能监控

与无缝支持外部存储器控制器

对于SDRAM ， SRAM ，Flash和ROM

从SPI和外部软启动内存选项

内存

外设

并行外设接口（ PPI ），

支持ITU-R 656视频数据格式

4个双通道，全双工同步串行端口，支持

移植16立体声I

s通道

2 DMA控制器支持26外设的DMA

4内存到内存的DMA

控制器区域网络（ CAN） 2.0B控制器

媒体收发器（ MXVR ）连接

到MOST网络

3个SPI兼容端口

3个32位定时器/计数器，支持PWM功能

3个UART与IrDA支持

与I兼容2 TWI控制器

3C产业标准

最多38个通用I / O引脚（ GPIO ）

多达16个通用标志引脚（ GPF ）

实时时钟，看门狗定时器，以及32位内核定时器

片上PLL可在0.5 64倍频

调试/ JTAG接口

JTAG测试和仿真

内存

148K字节的片上存储器：

指令SRAM /缓存16K字节

64K字节的指令SRAM的

32K字节的数据SRAM

数据SRAM /高速缓存为32K字节

暂存SRAM的4K字节

512K 16位或256K 16位FLASH存储器

（仅适用于ADSP- BF539F ）

内存管理单元提供的内存保护

稳压器

外设接入总线

TWI0-1

CAN 2.0B

DMA核心

公交车2

GPIO

PORT

DMA

CONTROLLER1

DMA访问BUS 1

打断

调节器

看门狗

定时器

RTC

PPI

MXVR

SPI1-2

DMA存取总线0

GPIO

PORT

L1指令

内存

L1数据

内存

DMA

控制器0

DMA

外

总线0

TIMER0-2

SPI0

UART0

SPORT0-1

UART1-2

GPIO

PORT

DMA核心

公交车1

GPIO

PORT

SPORT2-3

DMA

外

公交车1

核心DMA总线0

外部端口

FLASH ， SDRAM控制

512kB的或1MB

FL灰内存

（仅适用于ADSP- BF539F ）

引导ROM

图1.功能框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

REV 。一

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

2008

ADSP-BF539/ADSP-BF539F

概述................................................ 3

低功耗架构......................................... 3

汽车产品............................................. 3

................................................系统集成3

ADSP - BF539 / ADSP- BF539F处理器外设....... 3

Blackfin处理器内核.......................................... 4

内存架构............................................ 4

DMA控制器................................................ 9 ..

实时时钟.............................................. ..... 9

看门狗定时器................................................ 9 ..

定时器................................................. ............ 10

串行端口（SPORT ） .......................................... 10

串行外设接口（ SPI ）端口...................... 10

2线接口.............................................. ... 11

UART端口................................................ ...... 11

可编程I / O引脚........................................ 11

并行外设接口................................... 12

控制器区域网络（CAN ）接口................ 13

媒体收发器MAC层（ MXVR ） ................... 13

动态电源管理................................ 13

电压调节.............................................. 15

时钟信号................................................ ..... 15

引导模式................................................ ... 16

指令集的说明................................... 17

开发工具............................................. 17

设计一个仿真器兼容的处理器板... 18

例如连接和布局考虑...... 18

稳压器布局指南....................... 20

MXVR板布局指南............................ 19

引脚说明................................................ .... 21

规格................................................. ....... 26

工作条件........................................... 26

电气特性....................................... 27

绝对最大额定值................................... 28

包装信息............................................ 28

ESD敏感度................................................ ... 28

时序规格........................................... 29

时钟和复位时序..................................... 30

异步存储器读周期时序............ 31

异步存储器写周期时序........... 33

SDRAM接口时序.................................. 35

外部端口总线请求和许可周期时序.. 36

并行外设接口时序...................... 38

串行端口时序........................................... 41

串行外设接口端口 - 主时序..... 44

串行外设接口端口，从时序....... 45

通用端口时序............................. 46

定时器周期时序.......................................... 47

JTAG测试和仿真端口时序................. 48

MXVR时间................................................ 49

输出驱动电流......................................... 50

功耗............................................... 52

测试条件................................................ .. 52

热特性........................................ 55

316球CSP_BGA球分配........................... 56

外形尺寸................................................ 59

表面贴装设计.......................................... 60

订购指南................................................ ..... 60

修订历史

2月8日 - 修订版。 0到版本A

config-当识别引脚CANRX和PC4为5 V容限

为输入和漏极开路时，配置为

输出。

版本A |

第2页60 |

2008年2月

ADSP-BF539/ADSP-BF539F

概述

在ADSP - BF539 / ADSP- BF539F处理器的成员

Blackfin处理器

系列产品，结合了模拟

Devices，Inc.公司/英特尔微信号架构（ MSA ）。 Blackfin处理器

国家的最先进的处理器，结合了双MAC ，信号亲

cessing发动机，一个简洁的RISC样的优点

微处理器的指令集，以及单指令，多

PLE数据（SIMD ）多媒体功能集成到一个单一的

指令集架构。

在ADSP - BF539 / ADSP- BF539F处理器是完全

代码与其他Blackfin处理器兼容，只有不同

相对于性能，外设和片上存储器。

具体表现为，外设和内存配置

示于

表1第3页。

表1.处理器特性

特征

SPORT有

个UART

SPI

TWI

可以

MXVR

PPI

指令

SRAM /高速缓存

指令

SRAM

数据

SRAM /高速缓存

数据SRAM

暂存器

FL灰

最大

速度等级

包

选项

ADSP- BF539 ，ADSP- BF539F4 ADSP- BF539F8

16K字节

64K字节

32K字节

4K字节

不

适用

16K字节

64K字节

32K字节

4K字节

256K

16-bit

16K字节

64K字节

32K字节

4K字节

512K

16-bit

大大降低了功率消耗，较

简单地改变工作频率。这翻译成

更长的电池寿命和更低的散热。

汽车产品

有些ADSP - BF539 / ADSP- BF539F模型可用于

汽车应用与控制的制造。记

这些特殊型号可能有不同的规格

从一般版本车型。有关哪些

模型可用于汽车应用，看

“订购

指南“第60页。

系统集成

在ADSP - BF539 / ADSP- BF539F处理器是高度英特

磨碎的系统级单芯片解决方案，为下一代

工业和汽车应用中，包括音频和

视频信号处理。通过将先进的存储CON-

音型，如片上闪存，具有业界

与高性能信号处理的标准接口

核心，用户可以快速开发出具有成本效益的解决方案，而不

无需昂贵的外部元件。该系统外设

包括大多数网络媒体收发器（ MXVR ），三

UART端口，三个SPI接口，4个串行端口（ SPORT ），一个

CAN接口，两个2线接口（ TWI ），四个通用陈建

构成定时器（ 3具有PWM功能），一个实时时钟，一个

看门狗定时器，一个并行外围接口，通用

I / O和通用标志引脚。

ADSP - BF539 / ADSP- BF539F处理器

外设

在ADSP - BF539 / ADSP- BF539F处理器包含了一组丰富

通过几个高带宽连接到芯的外围设备的

公交车，在提供系统配置的灵活性以及

出色的整体系统性能（见

图1第1页）。

通用的外围设备包括功能如

的UART ，定时器具有PWM （脉宽调制）和脉冲

测量功能，通用标志I / O引脚，一个实时

实时时钟和看门狗定时器。这组函数满足

各种典型的系统支持需求，并增强

通过该装置的系统的扩展能力。此外

这些通用外设，在ADSP - BF539 / ADSP-

BF539F处理器包含高速串行和并行端口

用于连接多种音频，视频，和调制解调器编解码器

功能。一个MXVR收发器发送和接收的音频

和视频数据，并控制在多数汽车信息

多媒体网络。提供了CAN 2.0B控制器

汽车控制网络。中断控制器管理

中断的片上外设或外部源。

和电源管理控制功能定制perfor-

处理器和系统的性能并输出特性

很多应用场景。

所有外设，除了通用的I / O ，CAN，

TWI ，实时时钟和计时器，通过柔性支承

DMA结构。还有四个独立的存储器DMA

专用于数据传输处理器之间的通道

533兆赫

1066 MMACS 1066 MMACS

BC-316

533兆赫

1066 MMACS

BC-316

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持，以及先进的信号

在一个集成包处理。

低功耗架构

Blackfin处理器提供世界级的电源管理和

性能。 Blackfin处理器被设计为在低功率

低电压的设计方法和功能动态

功率管理，以改变二者的电压和频的能力

操作昆西以显著降低整体功耗

消费。改变电压和频率可导致

版本A |

第3页60 |

2008年2月

ADSP-BF539/ADSP-BF539F

不同的存储空间，包括外部SDRAM和异步

异步的存储器中。在长达运行多个片上总线

133兆赫提供足够的带宽，以使处理器核心

随着活动上的所有芯片上的和外部的运行

外设。

在ADSP - BF539 / ADSP- BF539F处理器包括一个片上

支持ADSP - BF539 / ADSP- BF539F的稳压器

处理器的动态电源管理能力。电压

调节器提供从单一的范围内芯的电压电平

2.7 V至3.6 V的输入。电压调节器可以在被旁路

用户的自由裁量权。

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

Blackfin处理器内核

如图

图2中，

Blackfin处理器内核包含两个

16位乘法器， 2个40位累加器， 2个40位的ALU ，

4个视频ALU和1个40位移位器。计算部

处理8位，从寄存器文件的16位或32位数据。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如字段提取和弹出

ulation数，模2

乘，除原语，饱和度

和舍入，并用符号/指数检测。该组的视频

指令包括字节对齐和包装业务， 16

位和8位截断加， 8位的平均操作， 8-

位减法/绝对值/累加（ SAA ）操作。还

提供有比较/选择和矢量搜索指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。还通过使用所述第二

ALU ，四个16位操作是可能的。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持过零

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

内存架构

在ADSP - BF539 / ADSP- BF539F处理器查看内存的

单个统一4G字节的地址空间，使用32位地址。所有

资源，包括内部存储器，外部存储器，并

I / O控制寄存器，占据这个共同的单独部分

地址空间。此地址空间的各部分存储器

布置在一个层次结构，以提供一个良好的成本/ per-

片上的一些非常快速，低延迟formance平衡

存储器作为高速缓存或SRAM ，和更大，成本更低和perfor-

曼斯片外存储器的系统。看

网络连接gure 3 。

L1存储器系统是主要的最高性能

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问高达516M字节的物理

内存。

该存储器的DMA控制器提供高带宽数据

运动能力。它执行的代码或数据的块传输

内部存储器和外部存储器空间之间。

版本A |

第4页60 |

2008年2月

ADSP-BF539/ADSP-BF539F

地址运算单元

DA1

DA0

为了记忆

DAG1

DAG0

RAB

PREG

LD1

LD0

ASTAT

SEQUENCER

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

解码

对齐

LOOP BUFFER

控制

单位

数据运算单元

图2. Blackfin处理器内核

内部（片）内存

在ADSP - BF539 / ADSP- BF539F处理器有三个街区

片上存储器，提供到内核的高带宽连接。

第一是L1指令存储器，由80K字节

其中的SRAM ， 16K字节可配置为四通设定

联高速缓存。该内存在全访问

处理器速度。

在第二片上存储器块是L1数据存储器，连续的

sisting每个高达32K字节的两个银行。每个存储器组

是可配置的，同时提供高速缓存和SRAM功能。

此内存块以全速度访问。

第三个内存块是4K字节暂存SRAM哪些

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且可以不被配置为高速缓冲存储器。

在PC133兼容的SDRAM控制器可以被编程

SDRAM接口高达512M字节。 SDRAM的CON-

控制器允许一排是开放的每个内部SDRAM

银行，最多四个内部SDRAM的银行，提高整体

系统的性能。

异步存储器控制器可以被编程为

控制多达四家银行的设备具有非常灵活的时间

参数为各种各样的设备。每家银行占有

1M字节段，不管这些设备所使用的尺寸，所以

这些银行将只能是连续的，如果每一个完全民粹

迟来的内存1M字节。

闪存（ ADSP - BF539F只）

在ADSP- BF539F4和ADSP- BF539F8处理器包含一个

单独的闪存芯片，连接到EBIU总线，在封装内

年龄ADSP- BF539F处理器。

图4

显示了

闪速存储器芯片和Blackfin处理器的芯片相连接。

外部（片外）存储器

外部存储器通过EBIU访问。这16位接口

提供了一个无缝连接的同步DRAM的银行

（SDRAM），以及多达四个银行的异步存储器

设备，包括闪存，EPROM， ROM，SRAM和存储器

映射I / O设备。

版本A |

第5页60 |

2008年2月