【BLACKFIN嵌入式处理器ADSP-BF531/ADSP-BF532/ADSP-BF533特点高达】,IC型号ADSP-BF531SBBCZ4RL,ADSP-BF531SBBCZ4RL PDF资料,ADSP-BF531SBBCZ4RL经销商,ic,电子元器件-51电子网

BLACKFIN

嵌入式处理器

ADSP-BF531/ADSP-BF532/ADSP-BF533

特点

高达600MHz的高性能Blackfin处理器的

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和易于亲的教学模式

编程和编译环境友好

先进的调试，跟踪和性能监控

宽工作电压范围（见

工作条件

第21页）

通过汽车应用认证（见

汽车的精良

在第63页UCTS ）

可编程片上稳压器

160球CSP_BGA ， 169引脚PBGA和176引脚LQFP

套餐

外设

并行外设接口PPI ，支持

ITU -R 656视频数据格式

2个双通道，全双工同步串行端口，支持

移植8个立体声我

s通道

2内存到内存的DMA

8外设的DMA

SPI兼容端口

3个32位定时器/计数器，支持PWM功能

实时时钟和看门狗定时器

32位内核定时器

最多16个通用I / O引脚（ GPIO ）

UART与IrDA支持

事件处理程序

调试/ JTAG接口

片上PLL能够倍频

内存

高达148K字节的片上存储器（见

表1第3页）

内存管理单元提供的内存保护

外部存储器控制器的无缝支持

SDRAM，SRAM ，闪存，和ROM的

从SPI灵活的存储器引导选项和

外部存储器

稳压器

JTAG测试和仿真

指令

内存

数据

内存

打断

调节器

外设接入总线

看门狗

定时器

RTC

PPI

DMA

调节器

DMA存取总线

TIMER0

SPI

UART

SPORT0

DMA总线核心

外部存取总线

DMA

外

公共汽车

GPIO

PORT

外部端口

FLASH ， SDRAM控制

引导ROM

图1.功能框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

牧师

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

2011

ADSP-BF531/ADSP-BF532/ADSP-BF533

概述................................................ 3

便携式低功耗架构............................. 3

................................................系统集成3

处理器外设............................................. 3

Blackfin处理器内核.......................................... 4

内存架构............................................ 4

DMA控制器................................................ 8 ..

实时时钟.............................................. 8 .....

看门狗定时器................................................ 9 ..

定时器................................................. .............. 9

串行端口（SPORT ） ............................................ 9

串行外设接口（ SPI ）端口....................... 10

UART端口................................................ ........ 10

通用I / O端口F ................................... 10

并行外设接口................................... 11

动态电源管理................................ 11

电压调节.............................................. 13

时钟信号................................................ ..... 13

引导模式................................................ ... 14

指令集的说明................................... 15

开发工具............................................. 15

设计一个仿真器兼容的处理器板.. 16

相关文件.............................................. 17

相关信号链........................................... 17

引脚说明................................................ .... 18

规格................................................. ....... 21

工作条件........................................... 21

电气特性....................................... 23

绝对最大额定值................................... 26

ESD敏感度................................................ ... 26

包装信息............................................ 27

时序规格........................................... 28

输出驱动电流......................................... 44

测试条件................................................ .. 46

热特性........................................ 50

160球CSP_BGA球分配........................... 51

169引脚PBGA球分配................................. 54

176引脚LQFP封装引脚............................................ 57

外形尺寸................................................ 59

表面贴装设计.......................................... 62

汽车产品.............................................. 63

订购指南................................................ ..... 64

修订历史

1 / 11-修订版G以启

纠正了所有的文档勘误表。

更换

图7 ，稳压电路................ 13

去掉脚注4从V

规格

工作CON-

ditions ................................................. ................ 21

改变内部（内核）电源电压（V

DDINT

）不等

绝对最大额定值..................................... 26

更换

图13 ，异步存储器读周期时序

荷兰国际集团................................................. .................... 29

更换

图14 ，异步存储器写周期时序

荷兰国际集团................................................. .................... 30

更换

图16 ，外部端口总线请求和许可周期

定时................................................. ............... 32

要查看相关的产品/工艺变更通知（PCN ）

本数据手册的修订，请浏览该处理器的产品页面

对

www.analog.com

网站并使用查看PCN链接。

牧师

|页64 2 | 2011年1月

ADSP-BF531/ADSP-BF532/ADSP-BF533

概述

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器

Blackfin处理器的成员

系列产品，结合了

ADI公司/英特尔微信号架构（ MSA ）。

Blackfin处理器结合国家的最先进的双MAC信号

处理引擎，一个干净，正交RISC-的优点

像微处理器的指令集，以及单个指令mul-

tiple数据（SIMD）多媒体功能集成到一个单一的

指令集架构。

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器

完整的代码和引脚兼容，只有不同的方面

其性能和片上存储器。具体perfor-

曼斯和内存配置如图

表1中。

表1.处理器对比

ADSP-BF531

ADSP-BF532

ADSP-BF533

便携式低功耗架构

Blackfin处理器提供世界一流的电源管理

和性能。 Blackfin处理器采用低

功耗和低电压的设计方法和特点

动态电源管理，将通过改变工作电压能力

年龄和操作显著降低整体频率

功耗。改变电压和频率可以

导致大幅降低功耗，COM的

相比与仅改变工作频率。这

意味着更长的电池寿命的便携式设备。

系统集成

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器

高度集成的系统级芯片解决方案，为未来gener-

数字通信和消费类多媒体ATION

应用程序。通过将工业标准接口与

高性能信号处理内核，用户可以开发

具有成本效益的快速解决方案，而不需要昂贵的

的外部元件。系统外设包括一个UART

端口，一个SPI端口，两个串行端口（SPORT ），四个通用陈建

构成定时器（ 3具有PWM功能），一个实时时钟，一个

看门狗定时器，以及一个并行外设接口。

特点

SPORT有

UART

SPI

GP定时器

看门狗定时器

RTC

并行外设接口

个GPIO

L1指令SRAM /高速缓存

L1指令SRAM

L1数据SRAM /高速缓存

L1数据SRAM

L1暂存器

L3引导ROM

内存配置

最高速度等级

封装选项：

CSP_BGA

塑料BGA

LQFP

16K字节

4K字节

1K字节

16K字节

32K字节

16K字节

64K字节

32K字节

4K字节4K字节

1K字节1K字节

处理器外设

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器CON组

经由几覃一组丰富连接到芯的外围设备的

高带宽的总线，在系统配置提供了灵活性

和灰以及出色的整体系统性能（见

功能框图

图1第1页）。

在常规 -

目的外设包括功能如UART ，定时器

具有PWM （脉宽调制）和脉冲测量

能力，通用I / O引脚，一个实时时钟，以及一个

看门狗定时器。这组函数满足各种各样的

典型系统的需要，由系统扩充

该部分的扩展能力。除了这些中普通

目的外设，该处理器包含高速串行

和用于连接多种音频，视频并行端口，并

调制解调器编解码功能;一个中断控制器，用于柔性

中断的片上外围设备的管理或

外部来源;和电源管理控制功能，以

裁缝时处理的性能和功率特性

SOR和系统的许多应用场景。

所有外设，除了通用的I / O ，实时

时钟和计时器，通过一个灵活的DMA结构支持。

也有专门为一个独立的存储器DMA通道

该处理器的不同存储空间之间的数据传输，

包括外部SDRAM和异步存储器。多

在高达133 MHz的运行PLE片上总线提供足够的

带宽来使处理器内核以及activ-运行

性在所有的片上和外围设备的。

该处理器包括支持片上稳压器

的处理器的动态电源管理能力。该

电压调节器提供了从一个范围的核心电压电平

DDEXT

。电压调节器可在用户的被绕过

自由裁量权。

400兆赫400兆赫600兆赫

160球160球160球

169球169球169球

176引脚176引脚176引脚

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持，以及先进的信号

在一个集成包处理。

牧师

|第64 3 | 2011年1月

ADSP-BF531/ADSP-BF532/ADSP-BF533

Blackfin处理器内核

如图

图2第5页，

Blackfin处理器内核

包含2个16位乘法器， 2个40位累加器， 2

40位ALU，4个视频ALU和1个40位移位器。该compu-

塔季翁单元处理8位， 16位，或32位的数据

寄存器文件。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如现场提取物和

人口数，模2

乘，除原语，饱和

理性与舍入和签/指数检测。该组

视频指令包括字节对齐和包装操作

系统蒸发散， 16位和8位截断加， 8位的平均

操作，以及8位的减法/绝对值/累加（SAA）

操作。还提供了比较/选择和矢量

搜索指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。四核16位操作

是可能使用第二个ALU 。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持零过

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

内存架构

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器查看

内存作为一个统一的4G字节的地址空间，使用32位

地址。所有的资源，包括内部存储器，外部

内存和I / O控制寄存器，都占据了单独的章节

这个共同的地址空间。这样做的部分记忆

地址空间中被排列为分层结构，以提供

一些非常快速，低延迟的一个良好的成本/性能平衡

片上存储器作为高速缓存或SRAM ，和更大，成本更低和

性能的片外存储器的系统。看

图3，图4 ，

和

图5第6页。

L1存储器系统是主要的最高性能

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问高达132M字节

物理内存。

该存储器的DMA控制器提供高带宽的数据 -

运动能力。它可以执行的代码块传输或

内部存储器和外部之间的数据

存储空间。

内部（片）内存

该处理器具有片上存储器亲三大板块

韦迪到芯高带宽接入。

第一块是L1指令存储器，包括高达

80K字节的SRAM ，它的16K字节可被配置为

4路组相联高速缓存。该内存在全访问

处理器速度。

牧师

|第64 4 | 2011年1月

ADSP-BF531/ADSP-BF532/ADSP-BF533

地址运算单元

DA1 32

DA0 32

为了记忆

DAG1

DAG0

RAB

PREG

SD 32

LD1 32

LD0 32

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

ASTAT

SEQUENCER

对齐

解码

LOOP BUFFER

控制

单位

数据运算单元

图2. Blackfin处理器内核

在第二片上存储器块是L1数据存储器，连续的

sisting高达32K字节的一个或两个银行。内存

银行是可配置的，同时提供高速缓存和SRAM功能

族体。此内存块以全速度访问。

第三个内存块是4K字节暂存器SRAM ，其中

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且可以不被配置为高速缓冲存储器。

1M字节段，不管这些设备所使用的尺寸，所以

这些银行是唯一连续的，如果每个已完全填充

随着内存1M字节。

I / O存储器空间

Blackfin处理器没有定义独立的I / O空间。所有

资源是通过平面的32位地址空间的映射。

片上I / O设备的控制寄存器映射到

存储器映射寄存器（MMR ）在靠近顶部的地址

在4G字节的地址空间。这些被分成两个较小的

块，一个包含控制MMR的所有核心功能，

另含所需的设置和反对寄存器

控制芯片上的所述芯的外周边设备。在孕产妇死亡率

只有在管理员模式下访问，并显示为保留

空间的片上外设。

外部（片外）存储器

外部存储器通过外部总线接口单元访问

（ EBIU ）。这16位接口提供了一个无缝连接

同步DRAM（SDRAM ），以及多达四个的银行

异步存储设备包括闪存银行，

EPROM， ROM，SRAM和存储器映射的I / O设备。

在PC133兼容的SDRAM控制器可以被编程

SDRAM接口高达128M字节。 SDRAM的CON-

控制器允许一排是开放的每个内部SDRAM

银行，最多四个内部SDRAM的银行，提高整体

系统的性能。

异步存储器控制器可以被编程为

控制多达四家银行的设备具有非常灵活的时间

参数为各种各样的设备。每家银行占有

启动

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器CON组

覃小的引导内核，用于配置相应的

外设来引导。如果处理器被配置为启动

从引导ROM内存空间，处理器开始执行

从芯片上的引导ROM 。欲了解更多信息，请参阅

自举

在第14页ING模式。

牧师

|第64个5 | 2011年1月