【BLACKFIN嵌入式处理器ADSP-BF531/ADSP-BF532/ADSP-BF533特点高达】,IC型号ADSP-BF531SBBC400,ADSP-BF531SBBC400 PDF资料,ADSP-BF531SBBC400经销商,ic,电子元器件-51电子网

BLACKFIN

嵌入式处理器

ADSP-BF531/ADSP-BF532/ADSP-BF533

特点

高达600MHz的高性能Blackfin处理器的

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和易于亲的教学模式

编程和编译环境友好

先进的调试，跟踪和性能监控

0.85 V至1.30 V核心V

带有片上电压调节

1.8 V ， 2.5 V和3.3 V兼容的I / O

160球CSP_BGA ， 169引脚PBGA和176引脚LQFP

套餐

外部存储器控制器的无缝支持

SDRAM，SRAM ，闪存，和ROM的

从SPI灵活的存储器引导选项

和

外部存储器

外设

并行外设接口PPI / GPIO ，支持

ITU -R 656视频数据格式

两个双通道，全双工同步串行端口，支持

移植8个立体声我

s通道

四个内存到内存的DMA

八外设的DMA

SPI兼容端口

3个32位定时器/计数器，支持PWM功能

实时时钟和看门狗定时器

32位内核定时器

最多16个通用I / O引脚（ GPIO ）

UART与IrDA支持

事件处理程序

调试/ JTAG接口

On-chip PLL capable of 0.5½ to 64½ frequency multiplication

内存

高达148K字节的片上存储器：

指令SRAM /缓存16K字节

高达64K字节的指令SRAM的

备份数据SRAM / Cache的to32K字节

数据SRAM高达to32K字节

暂存SRAM的4K字节

内存管理单元提供的内存保护

稳压器

JTAG测试和仿真

指令

内存

数据

内存

打断

调节器

外设接入总线

看门狗

定时器

RTC

PPI

DMA

调节器

DMA存取总线

TIMER0-2

SPI

UART

SPORT0-1

DMA总线核心

外部存取总线

DMA

外

公共汽车

GPIO

PORT

外部端口

FLASH ， SDRAM控制

引导ROM

图1.功能框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

英文内容

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

2007

ADSP-BF531/ADSP-BF532/ADSP-BF533

概述................................................ 3

便携式低功耗架构............................. 3

................................................系统集成3

ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器

外设................................................. ...... 3

Blackfin处理器内核.......................................... 4

内存架构............................................ 4

DMA控制器................................................ 8 ..

实时时钟.............................................. 8 .....

看门狗定时器................................................ 9 ..

定时器................................................. .............. 9

串行端口（SPORT ） ............................................ 9

串行外设接口（ SPI ）端口....................... 10

UART端口................................................ ........ 10

通用I / O端口F ................................... 10

并行外设接口................................... 11

动态电源管理................................ 11

电压调节.............................................. 13

时钟信号................................................ ..... 13

引导模式................................................ ... 14

指令集的说明................................... 15

开发工具............................................. 15

设计一个仿真器兼容的处理器板.. 16

相关文件............................................. 17

引脚说明................................................ .... 18

规格................................................. ....... 21

工作条件.......................................... 21

电气特性....................................... 22

绝对最大额定值.................................. 23

包装信息........................................... 23

ESD敏感度................................................ ... 23

时序规格.......................................... 24

时钟和复位时序.................................... 25

异步存储器读周期时序........... 26

异步存储器写周期时序.......... 27

SDRAM接口时序.................................. 28

外部端口总线请求和许可周期时序.. 29

并行外设接口时序..................... 30

串行端口................................................ ..... 34

串行外设接口（SPI ）端口

- 主时序.......................................... 37

串行外设接口（SPI ）端口

-slave时序............................................. 38

通用异步收发器

（ UART ）端口 - 接收和发送时序...... 39

通用I / O端口F引脚周期时序......... 40

定时器周期时序.......................................... 41

JTAG测试和仿真端口时序.................. 42

输出驱动电流......................................... 43

功耗............................................... 45

测试条件................................................ 45 ..

环境条件.................................... 48

160球BGA球分配.................................. 49

169引脚PBGA球分配.................................. 52

176引脚LQFP封装引脚............................................ 55

外形尺寸................................................ 57

表面贴装设计.......................................... 58

订购指南................................................ ..... 59

修订历史

7月7日 - 修订版E：改变从Rev. D的以英文内容

结合ADSP - BF531 / 532版本D和ADSP - BF533版D

数据表到这个版本E ..................................

变

功能................................................. 1 ...

格式化

处理器比较............................. 3

重写

通用I / O端口F ........................... 10

重写

并行外设接口........................... 11

重写

动态电源管理........................ 11

重写

电压调节...................................... 13

重写

时钟信号............................................. 13

重写

引导模式........................................... 14

重写

EZ -KIT精简版评估板........................ 16

格式化

引脚说明.................................... 18

变

工作条件................................. 21

变

电气特性.............................. 22

格式化

时序规格............................. 24

添加到图

并行外设接口时序..... 30

变

串行端口............................................... 34

变

订购指南......................................... 59

8月6日 - 修订版D：从版本C改为Rev. D的

修订版E |

第2页60 |

2007年7月

ADSP-BF531/ADSP-BF532/ADSP-BF533

概述

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器

Blackfin系列产品的成员，纳入

ADI公司/英特尔微信号架构（ MSA ）。黑 -

散热片处理器将国家的最先进的双MAC信号

处理引擎，一个干净，正交RISC-的优点

像微处理器的指令集，以及单个指令mul-

tiple数据（SIMD）多媒体功能集成到一个单一的

指令集架构。

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器

完整的代码和引脚兼容，只有不同的方面

其性能和片上存储器。具体perfor-

曼斯和内存配置如图

表1中。

表1.处理器对比

ADSP-BF531

ADSP-BF532

ADSP-BF533

功耗。改变电压和频率可以

导致大幅降低功耗，COM的

相比与仅改变工作频率。这

意味着更长的电池寿命的便携式设备。

系统集成

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器

高度集成的系统级芯片解决方案，为未来gener-

数字通信和消费类多媒体ATION

应用程序。通过将工业标准接口与

高性能信号处理内核，用户可以开发

具有成本效益的快速解决方案，而不需要昂贵的

的外部元件。系统外设包括一个UART

端口，一个SPI端口，两个串行端口（SPORT ），四个通用陈建

构成定时器（ 3具有PWM功能），一个实时时钟，一个

看门狗定时器，以及一个并行外设接口。

特点

SPORT有

UART

SPI

GP定时器

看门狗定时器

RTC

并行外设接口

个GPIO

L1指令SRAM /高速缓存

L1指令SRAM

L1数据SRAM /高速缓存

L1数据SRAM

L1暂存器

L3引导ROM

内存配置

最高速度等级

封装选项：

CSP_BGA

塑料BGA

LQFP

ADSP-BF531/ADSP-BF532/ADSP-BF533

处理器外设

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器CON组

经由几覃一组丰富连接到芯的外围设备的

高带宽的总线，在系统配置提供了灵活性

和灰以及出色的整体系统性能（见

功能框图

图1第1页）。

在常规 -

目的外设包括功能如UART ，定时器

具有PWM （脉宽调制）和脉冲测量

能力，通用I / O引脚，一个实时时钟，以及一个

看门狗定时器。这组函数满足各种各样的

典型系统的需要，由系统扩充

该部分的扩展能力。除了这些中普通

目的外设的ADSP -BF531 / ADSP- BF532 /

ADSP -BF533处理器包含高速串行和并行

用于连接各种音频，视频，和调制解调器的端口

编解码功能;一个中断控制器，用于灵活管理

从片上外设或外部换货中断

来源;和电源管理控制功能来定制

处理器和系的性能和功率特性

TEM很多应用场景。

所有外设，除了通用的I / O ，实时

时钟和计时器，通过一个灵活的DMA结构支持。

也有专门为一个独立的存储器DMA通道

该处理器的不同存储空间之间的数据传输，

包括外部SDRAM和异步存储器。多

在高达133 MHz的运行PLE片上总线提供足够的

带宽来使处理器内核以及activ-运行

性在所有的片上和外围设备的。

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器

包括一个片上稳压器，支持时处理的

索尔的动态电源管理能力。电压

调节器提供从单一的范围内芯的电压电平

2.25 V至3.6 V的输入。电压调节器可以在被旁路

用户的自由裁量权。

16K字节

4K字节

1K字节

16K字节

32K字节

16K字节

64K字节

32K字节

4K字节4K字节

1K字节1K字节

400兆赫400兆赫600兆赫

160球160球160球

169球169球169球

176引脚176引脚176引脚

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持，以及先进的信号

在一个集成包处理。

便携式低功耗架构

Blackfin处理器提供世界一流的电源管理

和性能。 Blackfin处理器采用低

功耗和低电压的设计方法和特点

动态电源管理，将通过改变工作电压能力

年龄和操作显著降低整体频率

修订版E |

第3页60 |

2007年7月

ADSP-BF531/ADSP-BF532/ADSP-BF533

Blackfin处理器内核

如图

图2第5页，

Blackfin处理器内核

包含2个16位乘法器， 2个40位累加器， 2

40位ALU，4个视频ALU和1个40位移位器。该compu-

塔季翁单元处理8位， 16位，或32位的数据

寄存器文件。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如现场提取物和

人口数，模2

乘，除原语，饱和

理性与舍入和签/指数检测。该组

视频指令包括字节对齐和包装操作

系统蒸发散， 16位和8位截断加， 8位的平均

操作，以及8位的减法/绝对值/累加（SAA）

操作。还提供了比较/选择和矢量

搜索指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。四核16位操作

是可能使用第二个ALU 。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持零过

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

内存架构

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器查看

内存作为一个统一的4G字节的地址空间，使用32位

地址。所有的资源，包括内部存储器，外部

内存和I / O控制寄存器，都占据了单独的章节

这个共同的地址空间。这样做的部分记忆

地址空间中被排列为分层结构，以提供

一些非常快速，低延迟的一个良好的成本/性能平衡

片上存储器作为高速缓存或SRAM ，和更大，成本更低和

性能的片外存储器的系统。看

图4第6页，

图5的第6页，

和

图3第6页。

L1存储器系统是主要的最高性能

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问高达132M字节

物理内存。

该存储器的DMA控制器提供高带宽的数据 -

运动能力。它可以执行的代码块传输或

内部存储器和外部之间的数据

存储空间。

内部（片）内存

在ADSP - BF531 / ADSP - BF532 / ADSP- BF533处理器

片上存储器三个街区，提供高带宽

接入到核心。

第一是L1指令存储器，包括高达

80K字节的SRAM ，它的16K字节可被配置为

4路组相联高速缓存。该内存在全访问

处理器速度。

修订版E |

第4页60 |

2007年7月

ADSP-BF531/ADSP-BF532/ADSP-BF533

地址运算单元

DA1

DA0

为了记忆

DAG1

DAG0

RAB

PREG

LD1

LD0

ASTAT

SEQUENCER

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

解码

对齐

LOOP BUFFER

控制

单位

数据运算单元

图2. Blackfin处理器内核

在第二片上存储器块是L1数据存储器，连续的

sisting高达32K字节的一个或两个银行。内存

银行是可配置的，同时提供高速缓存和SRAM功能

族体。此内存块以全速度访问。

第三个内存块是4K字节的SRAM暂存其中

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且可以不被配置为高速缓冲存储器。

1M字节段，不管这些设备所使用的尺寸，所以

这些银行将只能是连续的，如果每一个完全民粹

迟来的内存1M字节。

I / O存储器空间

Blackfin处理器没有定义独立的I / O空间。所有

资源是通过平面的32位地址空间的映射。

片上I / O设备的控制寄存器映射到

存储器映射寄存器（MMR ）在靠近顶部的地址

在4G字节的地址空间。这些被分成两个较小的

块，一个包含控制MMR的所有核心功能，

另含所需的设置和反对寄存器

控制芯片上的所述芯的外周边设备。在孕产妇死亡率

只有在管理员模式下访问，并显示为保留

空间的片上外设。

外部（片外）存储器

外部存储器通过外部总线接口单元访问

（ EBIU ）。这16位接口提供了一个无缝连接

同步DRAM（SDRAM ），以及多达四个的银行

异步存储设备包括闪存银行，

EPROM， ROM，SRAM和存储器映射的I / O设备。

在PC133兼容的SDRAM控制器可以被编程

SDRAM接口高达128M字节。 SDRAM的CON-

控制器允许一排是开放的每个内部SDRAM

银行，最多四个内部SDRAM的银行，提高整体

系统的性能。

异步存储器控制器可以被编程为

控制多达四家银行的设备具有非常灵活的时间

参数为各种各样的设备。每家银行占有

启动

The ADSP-BF531/ADSP-BF532/ADSP-BF533 processor con

含有一个小的引导内核，配置相应的

外设来引导。如果ADSP -BF531 / ADSP- BF532 /

ADSP -BF533处理器被配置为从引导ROM启动

存储器空间时，处理器开始从芯片上执行

引导ROM 。欲了解更多信息，请参阅

在引导模式

第14页。

修订版E |

第5页60 |

2007年7月

特点

高达400MHz的高性能Blackfin处理器的

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和易于亲的教学模式

编程和编译环境友好

先进的调试，跟踪和性能监控

0.8 V至1.2 V核心V

带有片上电压调节

1.8 V ， 2.5 V和3.3 V兼容的I / O

160球微型BGA ， 169球无铅PBGA和176引脚

LQFP封装

BLACKFIN

嵌入式处理器

ADSP-BF531/ADSP-BF532

外部存储器控制器的无缝支持

SDRAM，SRAM ，闪存，和ROM的

从SPI灵活的存储器引导选项

和

外部存储器

外设

并行外设接口PPI / GPIO ，支持

ITU -R 656视频数据格式

两个双通道，全双工同步串行端口，支持

移植8个立体声我

s通道

12通道DMA控制器

SPI兼容端口

三个定时器/计数器， PWM支持

UART与IrDA支持

事件处理程序

实时时钟

看门狗定时器

调试/ JTAG接口

片上PLL可在0.5 64倍频

内核定时器

内存

高达84K字节的片上存储器：

指令SRAM /缓存16K字节

指令SRAM的32K字节

数据SRAM /高速缓存为32K字节

暂存SRAM的4K字节

两个双通道内存DMA控制器

内存管理单元提供的内存保护

JTAG测试及

仿真

EVENT

控制器/

内核定时器

看门狗定时器

电压

调节器

指令

内存

MMU

数据

内存

CORE /系统总线接口

实时时钟

UART端口

红外

定时器0，定时器，

TIMER2

PPI / GPIO

DMA

调节器

串行端口（ 2 ）

SPI端口

引导ROM

外部端口

FLASH ， SDRAM

控制

图1.功能框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

Rev. D的

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

ADSP-BF531/ADSP-BF532

概述................................................ 4

便携式低功耗架构............................. 4

................................................系统集成4

ADSP - BF531 / ADSP- BF532处理器外设........ 4

Blackfin处理器内核.......................................... 4

内存架构............................................ 5

DMA控制器................................................ 8 ..

实时时钟.............................................. ..... 9

看门狗定时器................................................ 9 ..

定时器................................................. ............ 10

串行端口（SPORT ） .......................................... 10

串行外设接口（ SPI ）端口....................... 10

UART端口................................................ ........ 10

可编程标志（的PFx ） .................................... 11

并行外设接口................................... 11

动态电源管理................................ 12

电压调节.............................................. 13

时钟信号................................................ ..... 13

引导模式................................................ ... 14

指令集的说明................................... 14

开发工具............................................. 15

设计一个仿真器兼容的处理器板.. 16

相关文件............................................. 16

引脚说明................................................ .... 17

规格................................................. ....... 20

工作条件.......................................... 20

电气特性....................................... 21

绝对最大额定值.................................. 22

包装信息........................................... 22

ESD敏感度................................................ ... 22

时序规格.......................................... 23

时钟和复位时序.................................... 24

异步存储器读周期时序........... 25

异步存储器写周期时序.......... 26

SDRAM接口时序.................................. 27

外部端口总线请求和许可周期时序.. 28

并行外设接口时序..................... 29

串行端口................................................ ..... 32

串行外设接口（SPI ）端口

- 主时序.......................................... 37

串行外设接口（SPI ）端口

-slave时序............................................. 38

通用异步收发器

（ UART ）端口 - 接收和发送时序...... 39

可编程标志周期时序....................... 40

定时器周期时序.......................................... 41

JTAG测试和仿真端口时序.................. 42

输出驱动电流......................................... 43

功耗............................................... 45

测试条件................................................ 45 ..

环境条件.................................... 48

160球BGA引脚............................................. 50 ..

169引脚PBGA引脚............................................. 53

176引脚LQFP封装引脚............................................ 56

外形尺寸................................................ 58

订购指南................................................ ..... 60

修订版D |

第2页60 |

2006年8月

ADSP-BF531/ADSP-BF532

修订历史

8月6日 - 修订版D：从版本C改为Rev. D的

添加1.8 V的I / O

产品特点....................................... 1

变文图

外部元件的RTC .... 9

添加文字

串行端口（SPORT ） ........................... 10

改变字体在公式中

省电.................. 12

小修改图

稳压电路.............. 13

完全重写

工作条件................... 20

完全重写

电气特性............... 21

添加1.8 V和125 ° C规格

对多个表

时序规格.................. 23

编辑

异步存储器读周期时序......... 25

编辑

异步存储器写周期时序........ 26

在更改后的数据

SDRAM接口时序.................. 27

在更改后的数据

并行外设接口时序...... 29

在更改后的数据

串行端口..................................... 32

在图中删除引用温

输出驱动电流......................................... 43

添加1.8 V数据以

输出驱动电流.................. 43

将数据移动到工作条件

和重写

功耗................................. 45

在图中删除引用温

测试条件................................................ 45 ..

在加入1.8 V基准电压源

测试条件................... 45

添加1.8 V特性数据

电容性负载... 45

变

对于BC- 160封装..... 49热特性

添加到模型

订购指南............................... 60

修订版D |

第3页60 |

2006年8月

ADSP-BF531/ADSP-BF532

概述

在ADSP - BF531 / ADSP- BF532处理器的成员

Blackfin处理器系列产品，结合了ADI公司/

英特尔微信号架构（ MSA ）。 Blackfin处理器

结合国家的最先进的双MAC信号处理引擎，

一个干净的，正交类RISC微处理器的优点

指令集，以及单指令，多数据（SIMD ）

多媒体功能集成到一个单一的指令集架构。

在Blackfin处理器是完全的代码和引脚compati-

均衡器，只是不同的相对于它们的性能和导通

片上存储器。具体的性能和内存的配置

系统蒸发散示于

表1中。

表1.处理器对比

ADSP-BF531

ADSP-BF532

最高性能400 MHz的800 MMAC翻了一番400 MHz的800 MMAC翻了一番

指令

16K字节

SRAM /高速缓存

指令SRAM

16K字节

32K字节

数据

16K字节

32K字节

SRAM /高速缓存

暂存器

4K字节

ADSP - BF531 / ADSP- BF532处理器

外设

在ADSP - BF531 / ADSP- BF532处理器包含一套丰富的

通过几个高带宽连接到芯的外围设备

公交车，在提供系统配置的灵活性以及

极好的性能（参见功能块

在图

图1第1页）。

通用peripher-

包括ALS功能，如UART ，定时器， PWM （脉冲 -

宽度调制）和脉冲测量功能，常规 -

目的标志I / O引脚，一个实时时钟和一个看门狗定时器。

这组函数满足各种各样的典型系统的

支持的需求和由系统扩充扩充capa-

该部分的bilities 。除了这些通用

外设的ADSP -BF531 / ADSP- BF532处理器包含

高速串行和并行端口，用于连接到各种

音频，视频和调制解调器编解码器的功能;中断控制 -

LER的中断，从片上灵活的管理

外设或外部来源;和电源管理控制

功能定制的性能和功率特性

处理器和系统的许多应用场景。

所有外设，除了通用的I / O ，实时

时钟和计时器，通过一个灵活的DMA结构支持。

也有专门为一个独立的存储器DMA通道

该处理器的不同存储空间之间的数据传输，

包括外部SDRAM和异步存储器。多

在高达133 MHz的运行PLE片上总线提供足够的

带宽来使处理器内核以及activ-运行

性在所有的片上和外围设备的。

在ADSP - BF531 / ADSP- BF532处理器包括一个片上

支持ADSP - BF531 / ADSP- BF532处理器的电压调节器

处理器的动态电源管理能力。电压

调节器提供从单一的范围内芯的电压电平

2.25 V至3.6 V的输入。电压调节器可以在被旁路

用户的自由裁量权。

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持，以及先进的信号

在一个集成包处理。

便携式低功耗架构

Blackfin处理器提供世界一流的电源管理

和性能。 Blackfin处理器采用低

功耗和低电压的设计方法和特点

动态电源管理，将通过改变工作电压能力

年龄和操作显著降低整体频率

功耗。改变电压和频率可以

导致大幅降低功耗，COM的

相比与仅改变工作频率。这

意味着更长的电池寿命的便携式设备。

Blackfin处理器内核

如图

图2上的第6页，

Blackfin处理器内核

包含2个16位乘法器， 2个40位累加器， 2

40位ALU，4个视频ALU和1个40位移位器。该compu-

塔季翁单元处理8位， 16位，或32位的数据

寄存器文件。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如现场提取物和

系统集成

在ADSP - BF531 / ADSP- BF532处理器是高度英特

磨碎的系统级单芯片解决方案，为下一代

数字通信和消费类多媒体应用。

通过将工业标准接口，具有高perfor-

曼斯信号处理核心，用户可以开发出具有成本效益

快速的解决方案，而无需昂贵的外部元件

堂费。系统外设包括一个UART口，一个SPI端口，

两个串行端口（SPORT ），四个通用定时器（ 3

具有PWM功能），一个实时时钟，一个看门狗定时器，以及

一个并行外设接口。

修订版D |

第4页60 |

2006年8月

ADSP-BF531/ADSP-BF532

人口数，模2

乘，除原语，饱和

理性与舍入和签/指数检测。该组

视频指令包括字节对齐和包装操作

系统蒸发散， 16位和8位截断加， 8位的平均

操作，以及8位的减法/绝对值/累加（SAA）

操作。还提供了比较/选择和矢量

搜索指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。还通过使用所述第二

ALU ，四个16位操作是可能的。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持零过

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

内存架构

在ADSP - BF531 / ADSP- BF532处理器将存储器作为

单个统一4G字节的地址空间，使用32位地址。所有

资源，包括内部存储器，外部存储器，并

I / O控制寄存器，占据这个共同的单独部分

地址空间。此地址空间的各部分存储器

布置在一个层次结构，以提供一个良好的成本/ per-

片上的一些非常快速，低延迟formance平衡

存储器作为高速缓存或SRAM ，和更大，成本更低和perfor-

曼斯片外存储器的系统。看

图3第7页，

和

图4第7页。

L1存储器系统是主要的最高性能

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问高达132M字节

物理内存。

该存储器的DMA控制器提供高带宽的数据 -

运动能力。它可以执行的代码块传输或

内部存储器和外部之间的数据

存储空间。

内部（片）内存

在ADSP - BF531 / ADSP- BF532处理器有三个街区

片上存储器，提供到内核的高带宽连接。

第一是L1指令存储器，包括高达

48K字节的SRAM ，它的16K字节可被配置为

4路组相联高速缓存。该内存在全访问

处理器速度。

在第二片上存储器块是L1数据存储器，连续的

sisting的32K字节的一家银行。存储银行

配置，同时提供高速缓存和SRAM功能。这

内存块以全速度访问。

第三个内存块是4K字节的SRAM暂存其中

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且可以不被配置为高速缓冲存储器。

外部（片外）存储器

外部总线接口可以与异步使用

设备，例如SRAM ，闪存， EEPROM ，ROM和I / O的

设备，以及同步装置，如SDRAM芯片。公交车

宽度总是16位。 A1是一个最小显著地址

16位的字。 8位外设应该得到解决，如果他们

分别为16位的设备，其中，只有低8位的数据

应该被使用。

在PC133兼容的SDRAM控制器可以被编程

SDRAM接口高达128M字节。 SDRAM的CON-

控制器允许一排是开放的每个内部SDRAM

银行，最多四个内部SDRAM的银行，提高整体

系统的性能。

修订版D |

第5页60 |

2006年8月

特点

Blackfin处理器

嵌入式处理器

ADSP-BF531/ADSP-BF532/ADSP-BF533

外部存储器控制器的无缝支持

SDRAM，SRAM ，闪存，和ROM的

从SPI和外部软启动内存选项

内存

高达600MHz的高性能Blackfin处理器的

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和易于亲的教学模式

编程和编译环境友好

先进的调试，跟踪和性能监控

0.8 V至1.2 V核心V

带有片上电压调节

3.3 V和2.5 V容限I / O

160球微型BGA ， 169球无铅PBGA和176引脚

LQFP封装

外设

并行外设接口（ PPI ） / GPIO ，支持

ITU -R 656视频数据格式

两个双通道，全双工同步串行端口，支持

移植8个立体声我

s通道

12通道DMA控制器

SPI兼容端口

三个定时器/计数器， PWM支持

UART与支持的IrDA

事件处理程序

实时时钟

看门狗定时器

调试/ JTAG接口

片上PLL能够1X到63X倍频

内核定时器

内存

高达148K字节的片上存储器：

指令SRAM /缓存16K字节

64K字节的指令SRAM的

数据SRAM /高速缓存为32K字节

32K字节的数据SRAM

暂存SRAM的4K字节

两个双通道内存DMA控制器

内存管理单元提供的内存保护

JTAG测试及

仿真

EVENT

控制器/

内核定时器

看门狗定时器

电压

调节器

指令

内存

MMU

数据

内存

CORE /系统总线接口

实时时钟

UART端口

的IrDA

定时器0，定时器，

TIMER2

PPI / GPIO

DMA

调节器

串行端口（ 2 ）

SPI端口

引导ROM

外部端口

FLASH ， SDRAM

控制

图1.功能框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

第0版

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.326.8703

ADSP-BF531/ADSP-BF532/ADSP-BF533

概述................................................ 3

便携式低功耗架构............................. 3

................................................系统集成3

ADSP - BF531 / 2/3处理器外设..................... 3

Blackfin处理器内核.......................................... 3

内存架构............................................ 4

DMA控制器................................................ 8 ..

实时时钟.............................................. 8 .....

看门狗定时器................................................ 9 ..

定时器................................................. .............. 9

串行端口（SPORT ） ............................................ 9

串行外设接口（ SPI ）端口......................... 9

UART端口................................................ ........ 10

可编程标志（的PFx ） .................................... 10

并行外设接口................................... 10

动态电源管理................................ 11

电压调节.............................................. 12

时钟信号................................................ ..... 12

引导模式................................................ ... 13

指令集的说明................................... 14

开发工具............................................. 14

设计一个仿真器兼容的处理器板... 15

引脚说明................................................ .... 16

规格................................................. ....... 19

推荐工作条件...................... 19

电气特性....................................... 19

绝对最大额定值.................................. 20

ESD敏感度................................................ ... 20

时序规格........................................... 21

时钟和复位时序..................................... 22

异步存储器读周期时序............ 23

异步存储器写周期时序........... 24

SDRAM接口时序.................................. 25

外部端口总线请求和许可周期时序.. 26

并行外设接口时序...................... 27

串行端口................................................ ..... 28

串行外设接口（SPI ）端口

- 主时序........................................... 33

串行外设接口（SPI ）端口

-slave时序............................................. 34

通用异步收发器

（ UART ）端口 - 接收和发送时序...... 35

可编程标志周期时序....................... 36

定时器周期时序.......................................... 37

JTAG测试和仿真端口时序................. 38

输出驱动电流......................................... 39

功耗............................................... 41

测试条件................................................ .. 42

环境条件.................................... 45

160引脚BGA引脚............................................. 46

169引脚PBGA引脚............................................. 49

176引脚LQFP封装引脚............................................ 51

外形尺寸................................................ 53

订购指南................................................ ..... 56

修订历史

修订版0 ：初始版

第0版|

第2页56 | 2004年3月

ADSP-BF531/ADSP-BF532/ADSP-BF533

概述

在ADSP - BF531 / 2/3处理器是Blackfin处理器的成员

系列产品，结合了ADI公司/英特尔

微信号架构（ MSA ）。 Blackfin处理器将

双MAC国家的最先进的信号处理引擎，

一个干净的，正交类RISC微处理器的优点

指令集，以及单指令，多数据（SIMD）

多媒体功能集成到一个单一的指令集

体系结构。

在ADSP - BF531 / 2/3的处理器是完全的代码和引脚

兼容，仅针对不同对它们的性能和

片上存储器。具体的性能和内存的配置

系统蒸发散示于

表1中。

表1.处理器对比

ADSP-BF531

400兆赫

800 MMAC翻了一番

16K字节

ADSP-BF532

400兆赫

800 MMAC翻了一番

16K字节

32K字节

ADSP-BF533

600兆赫

1200 MMAC翻了一番

16K字节

64K字节

32K字节

4K字节

ADSP - BF531 / 2/3处理器外设

在ADSP - BF531 / 2/3处理器包含一套丰富的peripher-

阿尔斯经由多个高带宽总线连接到所述核心，

提供在系统配置的灵活性以及优异

系统的整体性能（见功能方框图中

图1第1页）。

通用外设包括

功能，如UART ，定时器， PWM （脉宽

调制）和脉冲测量功能，通用陈建

造成标志I / O引脚，一个实时时钟和一个看门狗定时器。

这组函数满足各种各样的典型系统的

支持的需求和由系统扩充扩充capa-

该部分的bilities 。除了这些通用

外设的ADSP - BF531 / 2/3处理器包含高速

串行和并行端口，用于连接到各种音频，

视频和调制解调器编解码功能;一个中断控制器，用于

中断的片上外设灵活的管理

或外部源;和电源管理控制功能

定制亲的性能和功率特性

处理器和系统的许多应用场景。

所有的外设，除了通用I / O，实时

时钟和计时器，是一个灵活的DMA支持struc-

真实存在。还有一个专门独立的存储器DMA通道

到处理器的各种存储器之间的数据传输

空间，包括外部SDRAM和异步存储器。

运行速度高达133 MHz的提供多个片上总线

足够的带宽以使处理器内核以及运行

对所有的芯片上和外围设备的活动。

在ADSP - BF531 / 2/3处理器包括一个片上电压

监管机构支持的ADSP - BF531 / 2/ 3处理器

动态电源管理能力。所述电压调节器

提供了一种从单2.25V到一系列核心电压电平

3.6 V输入。电压调节器可在用户的被绕过

自由裁量权。

最大

性能

指令

SRAM /高速缓存

指令

SRAM

数据

SRAM /高速缓存

数据SRAM

暂存器

4K字节

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持，以及先进的信号

在一个集成包处理。

便携式低功耗架构

Blackfin处理器提供世界一流的电源管理

和性能。 Blackfin处理器采用低

功耗和低电压的设计方法和特点

动态电源管理，以改变工作电压的能力

年龄和操作显著降低整体频率

功耗。改变电压和频率可以

导致大幅降低功耗，COM的

相比与仅改变工作频率。这

意味着更长的电池寿命的便携式设备。

Blackfin处理器内核

如图

图2第5页，

Blackfin处理器内核

包含2个16位乘法器， 2个40位累加器， 2

40位ALU，4个视频ALU和1个40位移位器。该compu-

塔季翁单元处理8位， 16位，或32位的数据

寄存器文件。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如字段提取和弹出

ulation数，模2

乘，除原语，

系统集成

在ADSP - BF531 / 2/3的处理器是高度集成的系统 -

在单芯片解决方案，为下一代数字通信的

阳离子和消费的多媒体应用。通过结合

具有高性能信号行业标准接口

处理核心，用户可以开发具有成本效益的解决方案

很快，而不需要昂贵的外部元件。该

系统外设包括一个UART口，一个SPI端口，两个串行

端口（SPORT ），四个通用定时器（三连PWM

功能），一个实时时钟，一个看门狗定时器，以及一个并行

外设接口。

第0版|

第3页56 | 2004年3月

ADSP-BF531/ADSP-BF532/ADSP-BF533

饱和和舍入，并用符号/指数检测。该集

视频指令包括字节对齐，包装能操作

ations ， 16位和8位截断加， 8位的平均

操作，以及8位的减法/绝对值/累加（SAA）

操作。还提供了比较/选择和矢量

搜索指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。还通过使用所述第二

ALU ，四个16位操作是可能的。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持零过

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

内存架构

在ADSP - BF531 / 2/3处理器将存储器作为一个单一的单向

田间4G字节的地址空间中，使用32位地址。所有的资源，

包括内部存储器，外部存储器和I / O控制

寄存器，都占据公共地址的单独章节

空间。这个地址空间的存储器部分布置

在分层结构，以提供一个良好的成本/性能

一些非常快速，低延迟的片上存储器作为高速缓存中的平衡

或SRAM ，以及较大的，更低的成本和性能的片外

内存系统。看

图3第5页，图4第5页，

和

图5第6页。

L1存储器系统是主要的最高性能

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问高达132M字节的物理

内存。

该存储器的DMA控制器提供高带宽的数据 -

运动能力。它可以执行的代码块传输或

内部存储器和外部存储器之间进行数据

空间。

内部（片）内存

在ADSP - BF531 / 2/ 3处理器具有片内的3块

存储器提供给内核的高带宽连接。

第一是L1指令存储器，包括高达

80K字节的SRAM ，它的16K字节可被配置为

4路组相联高速缓存。该内存在全访问

处理器速度。

在第二片上存储器块是L1数据存储器，连续的

sisting每个高达32K字节的最多两个银行。每个内存

银行是可配置的，同时提供高速缓存和SRAM functional-

性。此内存块以全速度访问。

第三个内存块是4K字节的SRAM暂存其中

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且可以不被配置为高速缓冲存储器。

外部（片外）存储器

外部总线接口可以与异步使用

设备，例如SRAM ，闪存， EEPROM ，ROM和I / O的

设备，以及同步装置，如SDRAM芯片。公交车

宽度总是16位。 A1是一个最小显著地址

16位的字。 8位外设应该得到解决，如果他们

分别为16位的设备，其中，只有较低的8位数据的应

被使用。

在PC133兼容的SDRAM控制器可以被编程

SDRAM接口高达128M字节。 SDRAM的CON-

控制器允许一排是开放的每个内部SDRAM

银行，最多四个内部SDRAM的银行，提高整体

系统的性能。

第0版|

第4页56 | 2004年3月

ADSP-BF531/ADSP-BF532/ADSP-BF533

ADDRE SS运算单元

DAG0

DAG 1

S equencer

ALIG

德科德

LD0 32位

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

CONTRO L

单位

LOO P BUF FE

LD1 32位

SD 32 BI TS

数据ARITHME TIC UNI牛逼

图2. Blackfin处理器内核

为0xFFFF FFFF

CORE MMR寄存器（ 2M字节）

0xFFE0 0000

系统MMR寄存器（ 2M字节）

0xFFC0 0000

0xFFB0 1000

暂存器SRAM （ 4K字节）

0xFFA1 4000

指令SRAM /高速缓存（ 16K字节）

0xFFA1 0000

指令SRAM （ 64K字节）

0xFFA0 0000

0xFF90 8000

资料库B SRAM /高速缓存（ 16K字节）

0xFF90 4000

数据库B的SRAM （ 16K字节）

0xFF90 0000

0xFF80 8000

数据银行SRAM /高速缓存（ 16K字节）

0xFF80 4000

数据银行SRAM （ 16K字节）

0xFF80 0000

0xEF00 0000

0x2040 0000

异步存储器BANK 3 （ 1M字节）

0x2030 0000

异步存储器BANK 2 （ 1M字节）

0x2020 0000

异步存储器BANK 1 （ 1M字节）

0x2010 0000

异步存储器BANK 0 （ 1M字节）

0x2000 0000

0x0800 0000

SDRAM内存（ 16M字节为128M BYTE ）

0x0000 0000

外部存储器映射

内部存储器映射

为0xFFFF FFFF

CORE MMR寄存器（ 2M字节）

0xFFE0 0000

系统MMR寄存器（ 2M字节）

0xFFC0 0000

0xFFB0 1000

暂存器SRAM （ 4K字节）

0xFFA1 4000

指令SRAM /高速缓存（ 16K字节）

0xFFA1 0000

指令SRAM （ 32K字节）

0xFFA0 8000

0xFFA0 0000

0xFF90 8000

资料库B SRAM /高速缓存（ 16K字节）

0xFF90 4000

0xFF80 8000

数据银行SRAM /高速缓存（ 16K字节）

0xFF80 4000

0xEF00 0000

0x2040 0000

异步存储器BANK 3 （ 1M字节）

0x2030 0000

异步存储器BANK 2 （ 1M字节）

0x2020 0000

异步存储器BANK 1 （ 1M字节）

0x2010 0000

异步存储器BANK 0 （ 1M字节）

0x2000 0000

0x0800 0000

SDRAM内存（ 16M字节为128M BYTE ）

0x0000 0000

外部存储器映射

内部存储器映射

0xFFB0 0000

图3. ADSP -BF533内部/外部存储器映射

图4. ADSP - BF532内部/外部存储器映射

第0版|

第5页56 | 2004年3月

BLACKFIN

嵌入式处理器

ADSP-BF531/ADSP-BF532/ADSP-BF533

特点

高达600MHz的高性能Blackfin处理器的

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和易于亲的教学模式

编程和编译环境友好

先进的调试，跟踪和性能监控

宽工作电压范围（见

工作条件

第21页）

通过汽车应用认证（见

汽车的精良

在第63页UCTS ）

可编程片上稳压器

160球CSP_BGA ， 169引脚PBGA和176引脚LQFP

套餐

外设

并行外设接口PPI ，支持

ITU -R 656视频数据格式

2个双通道，全双工同步串行端口，支持

移植8个立体声我

s通道

2内存到内存的DMA

8外设的DMA

SPI兼容端口

3个32位定时器/计数器，支持PWM功能

实时时钟和看门狗定时器

32位内核定时器

最多16个通用I / O引脚（ GPIO ）

UART与IrDA支持

事件处理程序

调试/ JTAG接口

片上PLL能够倍频

内存

高达148K字节的片上存储器（见

表1第3页）

内存管理单元提供的内存保护

外部存储器控制器的无缝支持

SDRAM，SRAM ，闪存，和ROM的

从SPI灵活的存储器引导选项和

外部存储器

稳压器

JTAG测试和仿真

指令

内存

数据

内存

打断

调节器

外设接入总线

看门狗

定时器

RTC

PPI

DMA

调节器

DMA存取总线

TIMER0

SPI

UART

SPORT0

DMA总线核心

外部存取总线

DMA

外

公共汽车

GPIO

PORT

外部端口

FLASH ， SDRAM控制

引导ROM

图1.功能框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

牧师

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

2011

ADSP-BF531/ADSP-BF532/ADSP-BF533

概述................................................ 3

便携式低功耗架构............................. 3

................................................系统集成3

处理器外设............................................. 3

Blackfin处理器内核.......................................... 4

内存架构............................................ 4

DMA控制器................................................ 8 ..

实时时钟.............................................. 8 .....

看门狗定时器................................................ 9 ..

定时器................................................. .............. 9

串行端口（SPORT ） ............................................ 9

串行外设接口（ SPI ）端口....................... 10

UART端口................................................ ........ 10

通用I / O端口F ................................... 10

并行外设接口................................... 11

动态电源管理................................ 11

电压调节.............................................. 13

时钟信号................................................ ..... 13

引导模式................................................ ... 14

指令集的说明................................... 15

开发工具............................................. 15

设计一个仿真器兼容的处理器板.. 16

相关文件.............................................. 17

相关信号链........................................... 17

引脚说明................................................ .... 18

规格................................................. ....... 21

工作条件........................................... 21

电气特性....................................... 23

绝对最大额定值................................... 26

ESD敏感度................................................ ... 26

包装信息............................................ 27

时序规格........................................... 28

输出驱动电流......................................... 44

测试条件................................................ .. 46

热特性........................................ 50

160球CSP_BGA球分配........................... 51

169引脚PBGA球分配................................. 54

176引脚LQFP封装引脚............................................ 57

外形尺寸................................................ 59

表面贴装设计.......................................... 62

汽车产品.............................................. 63

订购指南................................................ ..... 64

修订历史

1 / 11-修订版G以启

纠正了所有的文档勘误表。

更换

图7 ，稳压电路................ 13

去掉脚注4从V

规格

工作CON-

ditions ................................................. ................ 21

改变内部（内核）电源电压（V

DDINT

）不等

绝对最大额定值..................................... 26

更换

图13 ，异步存储器读周期时序

荷兰国际集团................................................. .................... 29

更换

图14 ，异步存储器写周期时序

荷兰国际集团................................................. .................... 30

更换

图16 ，外部端口总线请求和许可周期

定时................................................. ............... 32

要查看相关的产品/工艺变更通知（PCN ）

本数据手册的修订，请浏览该处理器的产品页面

对

www.analog.com

网站并使用查看PCN链接。

牧师

|页64 2 | 2011年1月

ADSP-BF531/ADSP-BF532/ADSP-BF533

概述

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器

Blackfin处理器的成员

系列产品，结合了

ADI公司/英特尔微信号架构（ MSA ）。

Blackfin处理器结合国家的最先进的双MAC信号

处理引擎，一个干净，正交RISC-的优点

像微处理器的指令集，以及单个指令mul-

tiple数据（SIMD）多媒体功能集成到一个单一的

指令集架构。

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器

完整的代码和引脚兼容，只有不同的方面

其性能和片上存储器。具体perfor-

曼斯和内存配置如图

表1中。

表1.处理器对比

ADSP-BF531

ADSP-BF532

ADSP-BF533

便携式低功耗架构

Blackfin处理器提供世界一流的电源管理

和性能。 Blackfin处理器采用低

功耗和低电压的设计方法和特点

动态电源管理，将通过改变工作电压能力

年龄和操作显著降低整体频率

功耗。改变电压和频率可以

导致大幅降低功耗，COM的

相比与仅改变工作频率。这

意味着更长的电池寿命的便携式设备。

系统集成

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器

高度集成的系统级芯片解决方案，为未来gener-

数字通信和消费类多媒体ATION

应用程序。通过将工业标准接口与

高性能信号处理内核，用户可以开发

具有成本效益的快速解决方案，而不需要昂贵的

的外部元件。系统外设包括一个UART

端口，一个SPI端口，两个串行端口（SPORT ），四个通用陈建

构成定时器（ 3具有PWM功能），一个实时时钟，一个

看门狗定时器，以及一个并行外设接口。

特点

SPORT有

UART

SPI

GP定时器

看门狗定时器

RTC

并行外设接口

个GPIO

L1指令SRAM /高速缓存

L1指令SRAM

L1数据SRAM /高速缓存

L1数据SRAM

L1暂存器

L3引导ROM

内存配置

最高速度等级

封装选项：

CSP_BGA

塑料BGA

LQFP

16K字节

4K字节

1K字节

16K字节

32K字节

16K字节

64K字节

32K字节

4K字节4K字节

1K字节1K字节

处理器外设

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器CON组

经由几覃一组丰富连接到芯的外围设备的

高带宽的总线，在系统配置提供了灵活性

和灰以及出色的整体系统性能（见

功能框图

图1第1页）。

在常规 -

目的外设包括功能如UART ，定时器

具有PWM （脉宽调制）和脉冲测量

能力，通用I / O引脚，一个实时时钟，以及一个

看门狗定时器。这组函数满足各种各样的

典型系统的需要，由系统扩充

该部分的扩展能力。除了这些中普通

目的外设，该处理器包含高速串行

和用于连接多种音频，视频并行端口，并

调制解调器编解码功能;一个中断控制器，用于柔性

中断的片上外围设备的管理或

外部来源;和电源管理控制功能，以

裁缝时处理的性能和功率特性

SOR和系统的许多应用场景。

所有外设，除了通用的I / O ，实时

时钟和计时器，通过一个灵活的DMA结构支持。

也有专门为一个独立的存储器DMA通道

该处理器的不同存储空间之间的数据传输，

包括外部SDRAM和异步存储器。多

在高达133 MHz的运行PLE片上总线提供足够的

带宽来使处理器内核以及activ-运行

性在所有的片上和外围设备的。

该处理器包括支持片上稳压器

的处理器的动态电源管理能力。该

电压调节器提供了从一个范围的核心电压电平

DDEXT

。电压调节器可在用户的被绕过

自由裁量权。

400兆赫400兆赫600兆赫

160球160球160球

169球169球169球

176引脚176引脚176引脚

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持，以及先进的信号

在一个集成包处理。

牧师

|第64 3 | 2011年1月

ADSP-BF531/ADSP-BF532/ADSP-BF533

Blackfin处理器内核

如图

图2第5页，

Blackfin处理器内核

包含2个16位乘法器， 2个40位累加器， 2

40位ALU，4个视频ALU和1个40位移位器。该compu-

塔季翁单元处理8位， 16位，或32位的数据

寄存器文件。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如现场提取物和

人口数，模2

乘，除原语，饱和

理性与舍入和签/指数检测。该组

视频指令包括字节对齐和包装操作

系统蒸发散， 16位和8位截断加， 8位的平均

操作，以及8位的减法/绝对值/累加（SAA）

操作。还提供了比较/选择和矢量

搜索指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。四核16位操作

是可能使用第二个ALU 。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持零过

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

内存架构

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器查看

内存作为一个统一的4G字节的地址空间，使用32位

地址。所有的资源，包括内部存储器，外部

内存和I / O控制寄存器，都占据了单独的章节

这个共同的地址空间。这样做的部分记忆

地址空间中被排列为分层结构，以提供

一些非常快速，低延迟的一个良好的成本/性能平衡

片上存储器作为高速缓存或SRAM ，和更大，成本更低和

性能的片外存储器的系统。看

图3，图4 ，

和

图5第6页。

L1存储器系统是主要的最高性能

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问高达132M字节

物理内存。

该存储器的DMA控制器提供高带宽的数据 -

运动能力。它可以执行的代码块传输或

内部存储器和外部之间的数据

存储空间。

内部（片）内存

该处理器具有片上存储器亲三大板块

韦迪到芯高带宽接入。

第一块是L1指令存储器，包括高达

80K字节的SRAM ，它的16K字节可被配置为

4路组相联高速缓存。该内存在全访问

处理器速度。

牧师

|第64 4 | 2011年1月

ADSP-BF531/ADSP-BF532/ADSP-BF533

地址运算单元

DA1 32

DA0 32

为了记忆

DAG1

DAG0

RAB

PREG

SD 32

LD1 32

LD0 32

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

ASTAT

SEQUENCER

对齐

解码

LOOP BUFFER

控制

单位

数据运算单元

图2. Blackfin处理器内核

在第二片上存储器块是L1数据存储器，连续的

sisting高达32K字节的一个或两个银行。内存

银行是可配置的，同时提供高速缓存和SRAM功能

族体。此内存块以全速度访问。

第三个内存块是4K字节暂存器SRAM ，其中

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且可以不被配置为高速缓冲存储器。

1M字节段，不管这些设备所使用的尺寸，所以

这些银行是唯一连续的，如果每个已完全填充

随着内存1M字节。

I / O存储器空间

Blackfin处理器没有定义独立的I / O空间。所有

资源是通过平面的32位地址空间的映射。

片上I / O设备的控制寄存器映射到

存储器映射寄存器（MMR ）在靠近顶部的地址

在4G字节的地址空间。这些被分成两个较小的

块，一个包含控制MMR的所有核心功能，

另含所需的设置和反对寄存器

控制芯片上的所述芯的外周边设备。在孕产妇死亡率

只有在管理员模式下访问，并显示为保留

空间的片上外设。

外部（片外）存储器

外部存储器通过外部总线接口单元访问

（ EBIU ）。这16位接口提供了一个无缝连接

同步DRAM（SDRAM ），以及多达四个的银行

异步存储设备包括闪存银行，

EPROM， ROM，SRAM和存储器映射的I / O设备。

在PC133兼容的SDRAM控制器可以被编程

SDRAM接口高达128M字节。 SDRAM的CON-

控制器允许一排是开放的每个内部SDRAM

银行，最多四个内部SDRAM的银行，提高整体

系统的性能。

异步存储器控制器可以被编程为

控制多达四家银行的设备具有非常灵活的时间

参数为各种各样的设备。每家银行占有

启动

在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器CON组

覃小的引导内核，用于配置相应的

外设来引导。如果处理器被配置为启动

从引导ROM内存空间，处理器开始执行

从芯片上的引导ROM 。欲了解更多信息，请参阅

自举

在第14页ING模式。

牧师

|第64个5 | 2011年1月

特点

Blackfin处理器

嵌入式处理器

ADSP-BF531/ADSP-BF532/ADSP-BF533

外部存储器控制器的无缝支持

SDRAM，SRAM ，闪存，和ROM的

从SPI和外部软启动内存选项

内存

高达600MHz的高性能Blackfin处理器的

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和易于亲的教学模式

编程和编译环境友好

先进的调试，跟踪和性能监控

0.8 V至1.2 V核心V

带有片上电压调节

3.3 V和2.5 V容限I / O

160球微型BGA ， 169球无铅PBGA和176引脚

LQFP封装

外设

并行外设接口（ PPI ） / GPIO ，支持

ITU -R 656视频数据格式

两个双通道，全双工同步串行端口，支持

移植8个立体声我

s通道

12通道DMA控制器

SPI兼容端口

三个定时器/计数器， PWM支持

UART与支持的IrDA

事件处理程序

实时时钟

看门狗定时器

调试/ JTAG接口

片上PLL能够1X到63X倍频

内核定时器

内存

高达148K字节的片上存储器：

指令SRAM /缓存16K字节

64K字节的指令SRAM的

数据SRAM /高速缓存为32K字节

32K字节的数据SRAM

暂存SRAM的4K字节

两个双通道内存DMA控制器

内存管理单元提供的内存保护

JTAG测试及

仿真

EVENT

控制器/

内核定时器

看门狗定时器

电压

调节器

指令

内存

MMU

数据

内存

CORE /系统总线接口

实时时钟

UART端口

的IrDA

定时器0，定时器，

TIMER2

PPI / GPIO

DMA

调节器

串行端口（ 2 ）

SPI端口

引导ROM

外部端口

FLASH ， SDRAM

控制

图1.功能框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

第0版

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.326.8703

ADSP-BF531/ADSP-BF532/ADSP-BF533

概述................................................ 3

便携式低功耗架构............................. 3

................................................系统集成3

ADSP - BF531 / 2/3处理器外设..................... 3

Blackfin处理器内核.......................................... 3

内存架构............................................ 4

DMA控制器................................................ 8 ..

实时时钟.............................................. 8 .....

看门狗定时器................................................ 9 ..

定时器................................................. .............. 9

串行端口（SPORT ） ............................................ 9

串行外设接口（ SPI ）端口......................... 9

UART端口................................................ ........ 10

可编程标志（的PFx ） .................................... 10

并行外设接口................................... 10

动态电源管理................................ 11

电压调节.............................................. 12

时钟信号................................................ ..... 12

引导模式................................................ ... 13

指令集的说明................................... 14

开发工具............................................. 14

设计一个仿真器兼容的处理器板... 15

引脚说明................................................ .... 16

规格................................................. ....... 19

推荐工作条件...................... 19

电气特性....................................... 19

绝对最大额定值.................................. 20

ESD敏感度................................................ ... 20

时序规格........................................... 21

时钟和复位时序..................................... 22

异步存储器读周期时序............ 23

异步存储器写周期时序........... 24

SDRAM接口时序.................................. 25

外部端口总线请求和许可周期时序.. 26

并行外设接口时序...................... 27

串行端口................................................ ..... 28

串行外设接口（SPI ）端口

- 主时序........................................... 33

串行外设接口（SPI ）端口

-slave时序............................................. 34

通用异步收发器

（ UART ）端口 - 接收和发送时序...... 35

可编程标志周期时序....................... 36

定时器周期时序.......................................... 37

JTAG测试和仿真端口时序................. 38

输出驱动电流......................................... 39

功耗............................................... 41

测试条件................................................ .. 42

环境条件.................................... 45

160引脚BGA引脚............................................. 46

169引脚PBGA引脚............................................. 49

176引脚LQFP封装引脚............................................ 51

外形尺寸................................................ 53

订购指南................................................ ..... 56

修订历史

修订版0 ：初始版

第0版|

第2页56 | 2004年3月

ADSP-BF531/ADSP-BF532/ADSP-BF533

概述

在ADSP - BF531 / 2/3处理器是Blackfin处理器的成员

系列产品，结合了ADI公司/英特尔

微信号架构（ MSA ）。 Blackfin处理器将

双MAC国家的最先进的信号处理引擎，

一个干净的，正交类RISC微处理器的优点

指令集，以及单指令，多数据（SIMD）

多媒体功能集成到一个单一的指令集

体系结构。

在ADSP - BF531 / 2/3的处理器是完全的代码和引脚

兼容，仅针对不同对它们的性能和

片上存储器。具体的性能和内存的配置

系统蒸发散示于

表1中。

表1.处理器对比

ADSP-BF531

400兆赫

800 MMAC翻了一番

16K字节

ADSP-BF532

400兆赫

800 MMAC翻了一番

16K字节

32K字节

ADSP-BF533

600兆赫

1200 MMAC翻了一番

16K字节

64K字节

32K字节

4K字节

ADSP - BF531 / 2/3处理器外设

在ADSP - BF531 / 2/3处理器包含一套丰富的peripher-

阿尔斯经由多个高带宽总线连接到所述核心，

提供在系统配置的灵活性以及优异

系统的整体性能（见功能方框图中

图1第1页）。

通用外设包括

功能，如UART ，定时器， PWM （脉宽

调制）和脉冲测量功能，通用陈建

造成标志I / O引脚，一个实时时钟和一个看门狗定时器。

这组函数满足各种各样的典型系统的

支持的需求和由系统扩充扩充capa-

该部分的bilities 。除了这些通用

外设的ADSP - BF531 / 2/3处理器包含高速

串行和并行端口，用于连接到各种音频，

视频和调制解调器编解码功能;一个中断控制器，用于

中断的片上外设灵活的管理

或外部源;和电源管理控制功能

定制亲的性能和功率特性

处理器和系统的许多应用场景。

所有的外设，除了通用I / O，实时

时钟和计时器，是一个灵活的DMA支持struc-

真实存在。还有一个专门独立的存储器DMA通道

到处理器的各种存储器之间的数据传输

空间，包括外部SDRAM和异步存储器。

运行速度高达133 MHz的提供多个片上总线

足够的带宽以使处理器内核以及运行

对所有的芯片上和外围设备的活动。

在ADSP - BF531 / 2/3处理器包括一个片上电压

监管机构支持的ADSP - BF531 / 2/ 3处理器

动态电源管理能力。所述电压调节器

提供了一种从单2.25V到一系列核心电压电平

3.6 V输入。电压调节器可在用户的被绕过

自由裁量权。

最大

性能

指令

SRAM /高速缓存

指令

SRAM

数据

SRAM /高速缓存

数据SRAM

暂存器

4K字节

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持，以及先进的信号

在一个集成包处理。

便携式低功耗架构

Blackfin处理器提供世界一流的电源管理

和性能。 Blackfin处理器采用低

功耗和低电压的设计方法和特点

动态电源管理，以改变工作电压的能力

年龄和操作显著降低整体频率

功耗。改变电压和频率可以

导致大幅降低功耗，COM的

相比与仅改变工作频率。这

意味着更长的电池寿命的便携式设备。

Blackfin处理器内核

如图

图2第5页，

Blackfin处理器内核

包含2个16位乘法器， 2个40位累加器， 2

40位ALU，4个视频ALU和1个40位移位器。该compu-

塔季翁单元处理8位， 16位，或32位的数据

寄存器文件。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如字段提取和弹出

ulation数，模2

乘，除原语，

系统集成

在ADSP - BF531 / 2/3的处理器是高度集成的系统 -

在单芯片解决方案，为下一代数字通信的

阳离子和消费的多媒体应用。通过结合

具有高性能信号行业标准接口

处理核心，用户可以开发具有成本效益的解决方案

很快，而不需要昂贵的外部元件。该

系统外设包括一个UART口，一个SPI端口，两个串行

端口（SPORT ），四个通用定时器（三连PWM

功能），一个实时时钟，一个看门狗定时器，以及一个并行

外设接口。

第0版|

第3页56 | 2004年3月

ADSP-BF531/ADSP-BF532/ADSP-BF533

饱和和舍入，并用符号/指数检测。该集

视频指令包括字节对齐，包装能操作

ations ， 16位和8位截断加， 8位的平均

操作，以及8位的减法/绝对值/累加（SAA）

操作。还提供了比较/选择和矢量

搜索指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。还通过使用所述第二

ALU ，四个16位操作是可能的。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持零过

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

内存架构

在ADSP - BF531 / 2/3处理器将存储器作为一个单一的单向

田间4G字节的地址空间中，使用32位地址。所有的资源，

包括内部存储器，外部存储器和I / O控制

寄存器，都占据公共地址的单独章节

空间。这个地址空间的存储器部分布置

在分层结构，以提供一个良好的成本/性能

一些非常快速，低延迟的片上存储器作为高速缓存中的平衡

或SRAM ，以及较大的，更低的成本和性能的片外

内存系统。看

图3第5页，图4第5页，

和

图5第6页。

L1存储器系统是主要的最高性能

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问高达132M字节的物理

内存。

该存储器的DMA控制器提供高带宽的数据 -

运动能力。它可以执行的代码块传输或

内部存储器和外部存储器之间进行数据

空间。

内部（片）内存

在ADSP - BF531 / 2/ 3处理器具有片内的3块

存储器提供给内核的高带宽连接。

第一是L1指令存储器，包括高达

80K字节的SRAM ，它的16K字节可被配置为

4路组相联高速缓存。该内存在全访问

处理器速度。

在第二片上存储器块是L1数据存储器，连续的

sisting每个高达32K字节的最多两个银行。每个内存

银行是可配置的，同时提供高速缓存和SRAM functional-

性。此内存块以全速度访问。

第三个内存块是4K字节的SRAM暂存其中

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且可以不被配置为高速缓冲存储器。

外部（片外）存储器

外部总线接口可以与异步使用

设备，例如SRAM ，闪存， EEPROM ，ROM和I / O的

设备，以及同步装置，如SDRAM芯片。公交车

宽度总是16位。 A1是一个最小显著地址

16位的字。 8位外设应该得到解决，如果他们

分别为16位的设备，其中，只有较低的8位数据的应

被使用。

在PC133兼容的SDRAM控制器可以被编程

SDRAM接口高达128M字节。 SDRAM的CON-

控制器允许一排是开放的每个内部SDRAM

银行，最多四个内部SDRAM的银行，提高整体

系统的性能。

第0版|

第4页56 | 2004年3月

ADSP-BF531/ADSP-BF532/ADSP-BF533

ADDRE SS运算单元

DAG0

DAG 1

S equencer

ALIG

德科德

LD0 32位

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

CONTRO L

单位

LOO P BUF FE

LD1 32位

SD 32 BI TS

数据ARITHME TIC UNI牛逼

图2. Blackfin处理器内核

为0xFFFF FFFF

CORE MMR寄存器（ 2M字节）

0xFFE0 0000

系统MMR寄存器（ 2M字节）

0xFFC0 0000

0xFFB0 1000

暂存器SRAM （ 4K字节）

0xFFA1 4000

指令SRAM /高速缓存（ 16K字节）

0xFFA1 0000

指令SRAM （ 64K字节）

0xFFA0 0000

0xFF90 8000

资料库B SRAM /高速缓存（ 16K字节）

0xFF90 4000

数据库B的SRAM （ 16K字节）

0xFF90 0000

0xFF80 8000

数据银行SRAM /高速缓存（ 16K字节）

0xFF80 4000

数据银行SRAM （ 16K字节）

0xFF80 0000

0xEF00 0000

0x2040 0000

异步存储器BANK 3 （ 1M字节）

0x2030 0000

异步存储器BANK 2 （ 1M字节）

0x2020 0000

异步存储器BANK 1 （ 1M字节）

0x2010 0000

异步存储器BANK 0 （ 1M字节）

0x2000 0000

0x0800 0000

SDRAM内存（ 16M字节为128M BYTE ）

0x0000 0000

外部存储器映射

内部存储器映射

为0xFFFF FFFF

CORE MMR寄存器（ 2M字节）

0xFFE0 0000

系统MMR寄存器（ 2M字节）

0xFFC0 0000

0xFFB0 1000

暂存器SRAM （ 4K字节）

0xFFA1 4000

指令SRAM /高速缓存（ 16K字节）

0xFFA1 0000

指令SRAM （ 32K字节）

0xFFA0 8000

0xFFA0 0000

0xFF90 8000

资料库B SRAM /高速缓存（ 16K字节）

0xFF90 4000

0xFF80 8000

数据银行SRAM /高速缓存（ 16K字节）

0xFF80 4000

0xEF00 0000

0x2040 0000

异步存储器BANK 3 （ 1M字节）

0x2030 0000

异步存储器BANK 2 （ 1M字节）

0x2020 0000

异步存储器BANK 1 （ 1M字节）

0x2010 0000

异步存储器BANK 0 （ 1M字节）

0x2000 0000

0x0800 0000

SDRAM内存（ 16M字节为128M BYTE ）

0x0000 0000

外部存储器映射

内部存储器映射

0xFFB0 0000

图3. ADSP -BF533内部/外部存储器映射

图4. ADSP - BF532内部/外部存储器映射

第0版|

第5页56 | 2004年3月