【初步的技术数据特点BLACKFIN嵌入式处理器ADSP-BF512/BF514/BF516/BF51】,IC型号ADSP-BF516,ADSP-BF516 PDF资料,ADSP-BF516经销商,ic,电子元器件-51电子网

初步的技术数据

特点

BLACKFIN

嵌入式处理器

ADSP-BF512/BF514/BF516/BF518(F)

外设

符合IEEE 802.3标准的10/100以太网MAC和IEEE 1588

支持（ ADSP - BF518只）

并行外设接口（ PPI ），支持ITU-R 656

视频数据格式

2个双通道，全双工同步串行端口

（体育），支持8路立体声我

s通道

12个外设DMA中， 2所掌握的以太网MAC

2存储器到存储器的DMA与外部请求线

事件处理56个中断输入

2个串行外设接口（ SPI ）

移动存储接口（ RSI）控制器支持MMC ，SD ，

SDIO和CE-ATA

2个UART带有IrDA

支持

双线接口（ TWI ）控制器

8个32位定时器/计数器，支持PWM功能

三相16位中心为基础的PWM单元

32位通用计数器

实时时钟（ RTC）和看门狗定时器

32位内核定时器

40个通用I / O的端口（GPIO ）

调试/ JTAG接口

片上PLL可在0.5 64倍频

高达400MHz的高性能Blackfin处理器

处理器

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和轻松的教学模式

编程和编译环境友好

先进的调试，跟踪和性能监控

宽工作电压范围。看

工作条件

第23页

168球CSP_BGA

176引脚LQFP封装，带有裸焊盘

内存

116K字节的片上存储器

可与SDRAM的支持外部存储器控制器

和异步8位和16位的存储器

可选的4兆位芯片SPI闪存与引导选项

从内部SPI闪存灵活的启动选项， MEM- OTP

储器，外部SPI /并行的回忆，还是从SPI / UART主机

器件

代码安全与密码箱

安全技术

一次性可编程存储器（OTP）

内存管理单元提供的内存保护

RTC

OTP

看门狗定时器

外设

存取总线

计数器

JTAG测试和仿真

3相PWM

TIMER7–0

指令

内存

数据

内存

外部存取总线

外部端口

FLASH ， SDRAM控制

打断

调节器

TWI

SPORT1-0

RSI （ SDIO ）

端口

DMA

调节器

DMA

外

公共汽车

BOOT

只读存储器

4兆位的SPI闪存

（见表1）

PPI

UART1–0

DMA总线核心

EMAC

SPI1

SPI0

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

REV 。预

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

ADSP-BF512/BF514/BF516/BF518(F)

概述................................................ 3

便携式低功耗架构............................. 3

................................................系统集成3

处理器外设............................................. 3

Blackfin处理器内核.......................................... 3

内存架构............................................ 5

DMA控制器................................................ 9 ..

实时时钟.............................................. ..... 9

看门狗定时器................................................ 10

定时器................................................. ............ 10

3相PWM .............................................. ...... 10

通用（ GP ）计数器.............................. 11

串行端口................................................ ........ 11

串行外设接口（ SPI ）端口...................... 11

UART端口................................................ ...... 11

TWI控制器接口...................................... 12

RSI接口................................................ ...... 12

10/100以太网MAC .......................................... 12

IEEE 1588的支持.............................................. 13

港口................................................. ............... 13

并行外设接口（ PPI ） ........................... 14

代码安全与Lockbox安全技术......... 14

动态电源管理................................ 14

电压调节界面.................................. 16

时钟信号................................................ ..... 16

初步的技术数据

引导模式................................................ ... 17

指令集说明.................................... 18

开发工具.............................................. 18

设计仿真器兼容

处理器板（目标） ................................... 19

相关文件.............................................. 19

Lockbox安全技术免责声明.................... 19

信号说明................................................ 20

规格................................................. ....... 23

工作条件........................................... 23

电气特性....................................... 25

绝对最大额定值................................... 26

包装信息............................................ 26

ESD敏感度................................................ ... 26

时序规格........................................... 27

输出驱动电流......................................... 49

功耗............................................... 51

测试条件................................................ .. 51

热特性........................................ 54

176引脚LQFP无铅分配............................... 55

168球CSP_BGA球分配............................ 57

外形尺寸................................................ 60

表面贴装设计.......................................... 61

订购指南................................................ ..... 62

修订历史

3月9日 - 修订PRE ：

许多小的澄清和更正整个

文档。

更新的176引脚LQFP封装外形，澄清的位置

裸露焊盘的封装底部........................

第60页

牧师上一页|

第2页62 |

2009年3月

初步的技术数据

概述

在ADSP - BF512 / BF514 / BF516 / BF518 （ F）处理器

Blackfin系列产品的成员，纳入

ADI公司/英特尔微信号架构（ MSA ）。

Blackfin处理器结合国家的最先进的双MAC信号

处理引擎，一个干净，正交RISC-的优点

像微处理器的指令集，以及单指令， mul-

tiple数据（SIMD ）多媒体功能集成到一个单一的

指令集架构。

该处理器是完全的代码与其他兼容

Blackfin处理器。

表1.处理器对比

ADSP-BF512F

ADSP-BF514F

ADSP-BF516F

ADSP-BF518F

ADSP-BF512

ADSP-BF514

ADSP-BF516

ADSP-BF518

ADSP-BF512/BF514/BF516/BF518(F)

便携式低功耗架构

Blackfin处理器提供世界一流的电源管理

和性能。它们产生具有低功耗和低

电压设计方法和功能的片上动态

功率管理，这是通过改变工作电压的能力

和操作频率显著降低整体功耗

消费。这种能力可导致大量reduc-

化功耗，只改变比较

频率操作。这允许更长的电池寿命

便携式电器。

系统集成

在ADSP - BF512 / BF514 / BF516 / BF518 （ F）处理器

高度集成的系统级芯片解决方案，为未来gener-

ATION的嵌入式网络连接的应用程序。通过

结合业界标准接口具有高perfor-

曼斯信号处理核心，具有成本效益的应用程序可以是

快速开发，无需昂贵的外部元件

堂费。该系统外设包括一个符合IEEE标准802.3

10/100以太网MAC和IEEE - 1588支持（ ADSP-

BF518 / ADSP- BF518F只），同比RSI控制器， TWI控制 -

LER两个UART接口，两个SPI端口，两个串行端口（SPORT ），

9通用32位定时器（ 8具有PWM功能），

三相PWM电机控制，一个实时时钟，一个watch-

看门狗定时器，以及一个并行外设接口（ PPI ）。

特征

IEEE-1588

以太网MAC

RSI

TWI

SPORT有

个UART

SPI接口

GP定时器

看门狗定时器

RTC

PPI

内部4兆位的SPI闪存

扶轮计数器

3相PWM双

个GPIO

L1指令SRAM

L1指令

SRAM /高速缓存

L1数据SRAM

L1数据SRAM /高速缓存

L1暂存器

L3引导ROM

最高速度等级

封装选项

存储器（字节）

–

– –

– 1

1 1

2 2

8 8

1 1

1 –

1 1

3 3

40 40

32K

16K

–

处理器外设

在ADSP - BF512 / BF514 / BF516 / BF518 （ F）处理器包含一个

丰富的外设通过几个高连接到核心

带宽的总线，在系统配置提供了灵活性

以及极好的性能（见

图1

第4页）。

该处理器包含专用的网络通信

化模块和高速串行和并行端口，

中断控制器的中断，从柔性管理

片上外设或外部源，电源管理

换货控制功能来定制性能和功耗

处理器和系统的许多应用的特征

情景。

所有外设，除了通用的I / O ，旋转

计数器， TWI ，三相PWM ，实时时钟和计时器

一个灵活的DMA结构支持。还有另行

专用于数据传输速率存储器DMA通道

该处理器的不同存储空间，其中包括与

外部SDRAM和异步存储器。多芯片

总线提供足够的带宽，以使处理器核心

随着活动上的所有芯片上的和外部的运行

外设。

32K

400兆赫

176引脚LQFP

168球CSP_BGA

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持，以及先进的信号

在一个集成包处理。

Blackfin处理器内核

如图

图1中第4页，

Blackfin处理器内核

包含2个16位乘法器， 2个40位累加器， 2

40位ALU，4个视频ALU和1个40位移位器。该compu-

塔季翁单元处理8位，16位或32位的寄存器文件中的数据。

牧师上一页|

第3页62 |

2009年3月

ADSP-BF512/BF514/BF516/BF518(F)

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

地址运算单元

初步的技术数据

DA1

DA0

为了记忆

DAG1

DAG0

RAB

PREG

LD1

LD0

ASTAT

SEQUENCER

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

解码

对齐

LOOP BUFFER

控制

单位

数据运算单元

图1. Blackfin处理器内核

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

被支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如字段提取和弹出

ulation数，模2

乘，除原语，饱和度

和舍入，并用符号/指数检测。该组的视频

指令包括字节对齐和包装业务，

16位和8位截断加， 8位平均操作，

和8位的减法/绝对值/累加（SAA）的操作。

还提供了比较/选择和矢量搜索

指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。如果第二个ALU时，

四通道16位操作是可能的。

牧师上一页|

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持零过

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

第4页62 |

2009年3月

初步的技术数据

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

ADSP-BF512/BF514/BF516/BF518(F)

为0xFFFF FFFF

CORE MMR寄存器（ 2M字节）

0xFFE0 0000

系统

MMR寄存器（ 2M字节）

0xFFC0 0000

0xFFB0 1000

暂存器SRAM

（ 4K字节）。

0xFFB0 0000

0xFFA1 4000

指令C银行

SRAM /高速缓存

（ 16K字节）

0xFFA1 0000

0xFFA0

8000

指令B银行

SRAM

（ 16K字节）

0xFFA0 4000

指令银行

SRAM

（ 16K字节）

0xFFA0 0000

0xFF90

8000

数据B银行

SRAM

/缓存（ 16K字节）

0xFF90 4000

数据B银行

SRAM

（ 16K字节）

0xFF90 0000

0xFF80

8000

数据银行A

SRAM

/缓存（ 16K字节）

0xFF80 4000

数据银行A

SRAM

（ 16K字节）

0xFF80 0000

0xEF00

8000

BOOT ROM （ 32K字节）

0x2040 0000

异步存储器BANK

（ 1M字节）

0x2030 0000

异步存储器BANK 2 （ 1M字节）

0x2020 0000

异步存储器BANK 1 （ 1M字节）

0x2010 0000

异步存储器BANK 0 （ 1M字节）

0x2000 0000

0x08 00 0000

0x0000 0000

SDRAM

内存（ 16M BYTES

128M字节）

外部存储器映射

内部存储器映射

0xEF00 0000

内存架构

在ADSP - BF512 / BF514 / BF516 / BF518 （ F）处理器视图

内存作为一个统一的4G字节的地址空间，使用32位

地址。所有的资源，包括内部存储器，外部

内存和I / O控制寄存器，都占据了单独的章节

这个共同的地址空间。这样做的部分记忆

地址空间中被排列为分层结构，以提供

一些非常快速，低延迟的良好的成本/性能平衡

片上存储器作为高速缓存或SRAM ，和更大，成本更低和

性能的片外存储器的系统。看

图2中。

片上L1存储器系统是性能最高的

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问高达132M字节

物理内存。

该存储器的DMA控制器提供高带宽的数据 -

运动能力。它可以执行的代码块传输或

内部存储器和外部之间的数据

存储空间。

图2. ADSP - BF512 / BF514 / BF516 / BF518 （ F）

内部/外部存储器映射

第一块是L1指令存储器，由

48K字节的SRAM ，它的16K字节可被配置为

4路组相联高速缓存。该内存在全访问

处理器速度。

在第二片上存储器块是L1数据存储器，连续的

sisting每个高达32K字节的最多两个银行。每个内存

银行是可配置的，同时提供高速缓存和SRAM functional-

性。此内存块以全速度访问。

第三个内存块是4K字节的SRAM暂存其中

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且可以不被配置为高速缓冲存储器。

外部（片外）存储器

外部存储器通过EBIU访问。这16位接口

提供了一个无缝连接的同步DRAM的银行

（SDRAM），以及多达四个银行的异步存储器

设备，包括闪存，EPROM， ROM，SRAM和存储器

映射I / O设备。

SDRAM控制器可以编程接口，以向上

到128M字节的SDRAM 。单独的行可以打开每个

SDRAM内部银行和SDRAM控制器最多支持

四个内部SDRAM的银行，提高了整体性能。

内部（片）内存

在ADSP - BF512 / BF514 / BF516 / BF518 （ F）的处理器有

片上存储器三个街区，提供高带宽

接入到核心。

牧师上一页|

第5页62 |

2009年3月