【初步的技术数据特点高达400MHz的高性能Blackfin处理器的2个16位MAC ， 2个40位A】,IC型号ADSP-BF504F,ADSP-BF504F PDF资料,ADSP-BF504F经销商,ic,电子元器件-51电子网

初步的技术数据

特点

高达400MHz的高性能Blackfin处理器的

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和轻松的教学模式

编程和编译环境友好

先进的调试，跟踪和性能监控

接受了一系列的电源电压为内部和I / O操作

系统蒸发散。看

处理器 - 操作条件对第25页

内置32M位闪存（可在ADSP- BF504F和

ADSP- BF506F处理器）

内部ADC （适用于ADSP- BF506F处理器）

断片内稳压器界面

88引线（ 12毫米

12毫米） LFCSP封装为ADSP- BF504

和ADSP- BF504F处理器

120引脚（ 14毫米

14毫米） LQFP封装的ADSP- BF506F

处理器

BLACKFIN

嵌入式处理器

ADSP-BF504/F,ADSP-BF506F

外设

2个32位向上/向下计数器，回转支撑

8个32位定时器/计数器，支持PWM功能

两个三相16位中心为基础的PWM单元

两个双通道，全双工同步串行端口

（体育），支持8个立体声I

s通道

两个串行外设接口（ SPI ）端口兼容

两个UART带有IrDA

支持

并行外设接口（ PPI ），支持ITU-R 656

视频数据格式

移动存储接口（ RSI）控制器支持MMC ，SD ，

SDIO和CE-ATA

用12个信道， 12比特，和最多2 MSPS的内部ADC

ADC的控制器模块（ACM），提供了一个无胶合接口

的Blackfin处理器和内部或外部ADC之间

控制器区域网络（ CAN ）控制器

双线接口（ TWI ）控制器

12个外设DMA的

二存储器到存储器的DMA通道

事件处理52个中断输入

35个通用I / O的端口（GPIO ），可编程

迟滞

调试/ JTAG接口

片上PLL能够倍频

内存

68K字节的SRAM L1的（处理器核心存取）内存：

（见

表1第3页

L1和L3存储器大小的详细信息）

外部（接口访问）与glue-内存控制器

内部32M位闪存和引导ROM支持少

从内部闪存和SPI存储器灵活的启动选项

或者从主机设备，包括SPI ， PPI和UART

内存管理单元提供的内存保护

看门狗定时器

COUNTER1–0

GPIO

TIMER7–0

电压稳压器界面

JTAG测试和仿真

外设

存取总线

PWM 1-0

SPORT1–0

SPI1–0

UART1–0

端口H

PPI

DMA

ACCESS

公共汽车

RSI

ACM

可以

BOOT

只读存储器

TWI

ADC

端口G

端口F

L1指令

内存

EAB

L1数据

内存

打断

调节器

DMA

调节器

DCB

DEB

32M位

FL灰

存储器端口

闪光控制

图1.处理器框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

REV 。中国

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

ADSP-BF504/F,ADSP-BF506F

功能................................................. ................ 1

内存................................................. ............... 1

外设................................................. ............ 1

目录............................................... 2 .....

修订历史................................................ ...... 2

概述................................................ 3

便携式低功耗架构............................. 3

................................................系统集成3

处理器外设............................................. 3

Blackfin处理器内核.......................................... 4

内存架构............................................ 5

闪存................................................ ...... 9

DMA控制器................................................ 9 ..

看门狗定时器................................................ 9 ..

定时器................................................. .............. 9

向上/向下计数器和指轮接口........ 10

3相PWM单元............................................ 10

串行端口................................................ ........ 10

串行外设接口（ SPI ）端口...................... 11

UART端口（ UART接口） .......................................... 11

并行外设接口（ PPI ） ........................... 11

RSI接口................................................ ...... 12

控制器区域网络（ CAN）接口................ 12

TWI控制器接口...................................... 13

港口................................................. ............... 13

动态电源管理................................ 13

ADSP - BF50x系列电压调节............................ 15

时钟信号................................................ ..... 15

引导模式................................................ ... 16

指令集的说明................................... 17

开发工具............................................. 17

设计仿真器兼容

处理器板（目标） ................................... 17

初步的技术数据

ADC和ACM接口....................................... 18

内部ADC ................................................ ..... 19

ADC应用提示........................................ 20

相关文件.............................................. 20

信号说明................................................ 21

处理器 - 规格....................................... 25

处理器 - 工作条件.......................... 25

处理器 - 电气特性...................... 27

处理器 - 绝对最大额定值.................. 30

ESD敏感度................................................ ... 30

包装信息............................................ 30

处理器 - 时序规范.......................... 31

处理器 - 输出驱动电流........................ 49

处理器 - 测试条件................................. 50

处理器 - 环境条件................... 52

闪存编程和擦除时间和耐力循环.... 53

闪光 - 绝对最大额定值............................ 53

ADC - 规格............................................. 54

ADC - 时序规范................................ 56

ADC - 绝对最大额定值........................ 57

ADC - 典型性能特征............. 57

ADC - 术语........................................... 60

ADC - 工作原理................................. 61

ADC - 操作.................................. 67的模式

ADC - 串行接口........................................ 70

120引脚LQFP封装引脚分配............................... 72

88引脚LFCSP封装引脚分配................................ 75

外形尺寸................................................ 78

表面贴装设计.......................................... 79

订购指南................................................ ..... 79

修订历史

1月10日 - 修订版。 PRB启示录中国

无数的小的修正和补充文件。

主要的变化/增加的内容包括：

修订后的清晰度/一致性，所有的时序图

处理器

- 时序规范.......................................... 31

在最新的规格（参考PCN 09_0173 ）

时钟

和复位时序

部分准确地描述处理器冷

启动/复位时序

..................................................31

要查看相关的产品/工艺变更通知（PCN ）

本数据手册的修订，请浏览该处理器的产品页面

对

www.analog.com

网站，并使用

查看PCN

链接。

REV 。中国

|页80 2 | 2010年1月

初步的技术数据

概述

在ADSP- BF50x系列处理器是Blackfin处理器的成员

FAM-

随手的产品，结合了ADI公司/英特尔微

信号架构（ MSA ）。 Blackfin处理器结合了双

国家的最先进的MAC信号处理引擎，优点

干净，正交类RISC微处理器指令集，

和单指令，多数据（SIMD）多媒体capa-

bilities成一个单一的指令集架构。

在ADSP- BF50x系列处理器是完全兼容的代码

与其它Blackfin处理器。 ADSP- BF50x系列处理器提供

性能高达400 MHz ，降低静态功率变

消费。差异相对于外围组合

示于

表1中。

表1.处理器对比

特征

上/下/旋转计数器

定时器/计数器， PWM

3相PWM单元

SPORT有

SPI接口

个UART

并行外设接口

可移动存储接口

可以

TWI

内置32M位闪存

ADC控制模块（ ACM ）

内部ADC

个GPIO

L1指令SRAM

L1指令SRAM /高速缓存

L1数据SRAM

L1数据SRAM /高速缓存

L1暂存器

L3引导ROM

最高速度等级

最大系统时钟速度

封装选项

88-Lead

LFCSP

存储器（字节）

ADSP-BF504/F,ADSP-BF506F

便携式低功耗架构

Blackfin处理器提供世界一流的电源管理

和性能。它们产生具有低功耗和

低电压的设计方法和功能的片上动态

功率管理，这提供了一种改变的能力两者

电压和操作显著降低整体频率

功耗。这种能力可导致显着

降低功耗，只有变化的比较

操作的次数。这允许更长的电池寿命

便携式电器。

系统集成

在ADSP- BF50x系列处理器是高度集成的片上系统A-

为下一代嵌入式工业的芯片解决方案，

仪器仪表和电源/运动控制应用。通过

结合业界标准接口与高性

曼斯信号处理核心，具有成本效益的应用程序可以是

快速开发，无需昂贵的外部元件

堂费。系统外设包括一个看门狗定时器;两

32位向上/向下计数器，回转支撑; 8个32位时序

ERS /计数器，支持PWM功能; 6双三相16位

中心为基础的PWM单元;两个双通道，全双工同步

异步的串行端口（SPORT ） ;两个串行外设接口

（ SPI ）兼容端口;两个UART ，支持IrDA ;一个paral-

LEL外设接口（ PPI ） ;一个可移动的存储接口

（ RSI ）控制器; 12通道， 12位，最多一个内部ADC

2 MSPS ，以及ACM控制器;控制器区域网络

（CAN）控制器;一个两线接口（ TWI）控制器;和

内置32M位闪存。

ADSP-

BF504

–

16K

ADSP-

BF504F BF506F

–

16K

400兆赫

100兆赫

88引线120引脚

LFCSP

LQFP

处理器外设

在ADSP- BF50x系列处理器包含了一组丰富的外设

通过几个高带宽总线连接到所述核心， provid-

在系统配置荷兰国际集团的灵活性以及出色的整体

系统性能（见框图

第1页）。

这些

Blackfin处理器包含高速串行和并行端口，

中断控制器的中断柔性管理

从片上外设或外部源和电源

管理控制功能来定制性能和

处理器和系统的许多功率特性

应用场景。

在SPORT， SPI ， UART ， PPI和RSI外设都支持

一个灵活的DMA结构移植。也有分离

致力于之间的数据传送存储器DMA通道

处理器的不同存储空间，包括引导ROM和

内置32M位同步爆闪。多芯片

在高达100 MHz运行的公交车提供足够的带宽，

使处理器内核的运行与活动的所有的

片内和外围设备。

在ADSP- BF50x系列处理器包括一个接口连接到一个片

支持处理器的动态功耗的稳压器

管理能力。

最高速度等级不适用于每一个可能的SCLK的选择。

通过集成了一套丰富的业界领先的系统外设

和记忆， Blackfin处理器是首选平台

需要类似RISC编程下一代应用

mability ，多媒体支持，以及先进的信号

在一个集成包处理。

REV 。中国

|第80 3 | 2010年1月

ADSP-BF504/F,ADSP-BF506F

Blackfin处理器内核

如图

图2中，

Blackfin处理器内核包含两个

16位乘法器， 2个40位累加器， 2个40位的ALU ，

4个视频ALU和1个40位移位器。计算部

处理从所述寄存器堆的8位， 16位或32位数据。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

被支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如字段提取和弹出

ulation数，模2

乘，除原语，饱和度

和舍入，并用符号/指数检测。该组的视频

指令包括字节对齐和包装业务，

16位和8位截断加， 8位平均操作，

初步的技术数据

和8位的减法/绝对值/累加（SAA）的操作。

还提供了比较/选择和矢量搜索

指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。如果第二个ALU时，

四通道16位操作是可能的。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持零过

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

地址运算单元

DA1

DA0

为了记忆

DAG1

DAG0

RAB

PREG

LD1

LD0

ASTAT

SEQUENCER

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

解码

对齐

LOOP BUFFER

控制

单位

数据运算单元

图2. Blackfin处理器内核

REV 。中国

|第80 4 | 2010年1月

初步的技术数据

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。数据存储器保存数据，

和一个专用的临时数据存储器存放堆栈和局部

可变信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

ADSP-BF504/F,ADSP-BF506F

第一块是L1指令存储器，由

32K字节的SRAM ，它的16K字节可被配置为

4路组相联高速缓存。该内存在全访问

处理器速度。

第二芯可访问的存储器块是在L1数据存储器

储器，包括32K字节的SRAM ，其中16K字节的可

被配置为高速缓存。此内存块满访问

处理器速度。

第三个内存块的大小为4K字节的SRAM暂存哪

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且可以不被配置为高速缓冲存储器。

为0xFFFF FFFF

核心内存映像寄存器

0xFFE0 0000

系统内存映像寄存器

0xFFC0 0000

0xFFB0 1000

内部RAM （ 4K字节）

0xFFA1 4000

0xFFA0 8000

L1指令SRAM /高速缓存（ 16K字节）

0xFFA0 4000

L1指令银行SRAM （ 16K字节）

0xFFA0 0000

0xFF80 8000

L1数据银行SRAM /高速缓存（ 16K字节）

0xFF80 4000

L1数据银行SRAM （ 16K字节）

0xFF80 0000

0xEF00 1000

BOOT ROM （ 4K字节）

0xEF00 0000

0x2040 0000

同步闪光（ 32M BITS ） *

0x2000 0000

0x0000 0000

外

（接口可访问）

存储器映射

国内

（ CORE-访问）

存储器映射

0xFFB0 0000

内存架构

Blackfin处理器存储器视为一个统一的

4G字节的地址空间中，使用32位地址。所有的资源，

包括内部存储器，外部存储器和I / O控制

寄存器，都占据公共地址的单独章节

空间。这个地址空间的存储器部分布置

在分层结构，以提供一个良好的成本/性能

一些非常快速，低延迟的核心可访问存储器平衡

为高速缓存或SRAM ，和更大，成本更低和性能

接口可访问的存储器系统。看

网络连接gure 3 。

核心访问的L1存储器系统是最高perfor-

曼斯可用内存Blackfin处理器。该

接口可访问的存储器系统中，通过访问

外部总线接口单元（ EBIU ），提供了访问接口

内置的闪存中，并启动ROM 。

该存储器的DMA控制器提供高带宽的数据 -

运动能力。它可以执行的代码块传输或

内部存储器和外部之间的数据

存储空间。

*适用于具有同步闪光部件（ F）

图3.内部/外部存储器映射

外部（接口，残疾人专用）内存

外部存储器通过EBIU存储器端口访问。这

16位接口提供了一个无缝连接到内部

快闪存储器和引导ROM 。内置闪存的船只

在工厂中被擦除状态以外的参数的块0中

银行。的闪存参数库船从0块

工厂处于未知状态。擦除操作应该是

编程这块之前进行。

I / O存储器空间

该处理器并没有定义一个单独的I / O空间。所有

资源是通过平面的32位地址空间的映射。导通

芯片的I / O设备的控制寄存器映射到MEM-

储器映射寄存器（MMR ）在附近的顶部地址

4G字节的地址空间。这些被分成两个较小的

块，其中一个包含控制孕产妇死亡的所有核心功能

系统蒸发散，而另一个包含所需的寄存器

设置和核心外部的片上外围设备的控制。

在孕产妇死亡率只在上司和仿真访问

模式和显示为预留空间，片上外设。

内部（内核-残疾人专用）内存

该处理器具有内核可访问的存储器的三个街区，亲

人们提供高带宽接入到核心。

REV 。中国

|页80 5 | 2010年1月