a
特点
性能
完整的单芯片多端口网络网关
处理器（无需外部存储器必填）
实现六通道调制解调器一个封装中
每个处理器可实现V.34 / V.90数据/传真
调制解调器（包括数据泵和控制器）
312 MIPS持续性能， 19 ns的指令时间
@ 3.3 V
开放式架构可扩展到IP语音等
应用
低功耗100毫瓦（典型值）每个数字
调制解调器处理器
省电模式，具有低待机CMOS
功耗
积分
ADSP- 2100系列代码兼容，与指令
扩展集
960K字节的片内RAM ，配置为576K字节
程序存储器和数据存储器384K字节
两用程序存储器的两个指令
和数据存储
304引脚PBGA用1.45平方英寸（ 961平方毫米）
脚印
多端口网络
网关处理器
ADSP-21mod970
系统CON组fi guration
16位内部DMA端口的高速接入到片
片上存储器（模式选择）
可编程的多通道串行端口支持
24通道/ 32通道
两个双缓冲串行端口与扩
硬件和自动数据缓冲
独立的RESET引脚为每个内部处理器
概述
在ADSP - 21mod970是一个多端口的Internet网关亲
处理器执行一个完整的V.34 / 56K的优化
调制解调器。所有的数据泵和控制器功能方案需要
mented一台设备上，提供最低的功耗
化和尽可能高的调制解调器端口密度。
在ADSP- 21mod970结合了ADSP- 2100系列的基础
架构（三个计算单元，数据地址发生器
和一个程序序列器）与两个串行端口，1个16位内部
DMA端口，一个字节DMA端口，一个可编程计时器，标志I / O，
广泛的中断功能和片上的程序和数据
内存。
在ADSP- 21mod970集成了960字节的片上存储器，
配置为192K字（24位）程序RAM和192K
数据RAM的字（ 16位） 。掉电电路也
提供满足电池供电por-低功率需求
台设备。在ADSP - 21mod970处于可用
31平方毫米。 ， 304引脚PBGA封装。
功能框图
16
DATA<23 ： 8>
CLKIN
IAD<15 ： 0>
IDMA CNTL
16
4
55
27
地
V
DD
调制解调器
通道
2
SPORT0A
SPORT1
仿真器
4
4
8
调制解调器
通道
3
调制解调器
通道
4
调制解调器
通道
5
调制解调器
通道
6
4
SPORT0B
调制解调器
通道
1
DATA<23 ： 8>_1
IAD<15 ： 0>_1
CLKIN_1,
BUS CNTL_1
IDMA CNTL_1
9
4
16
16
ADSP-21mod970
IDMA CNTL =
IAL ， IRD ， IWR ， IACK
标志= FL<0 ： 2> ， PF<0 ： 7>
BUS CNTL = A0 ，
BMS ， PMS ， DMS ， CMS ， IOMS ， RD ， WR
仿真器=
EMS ，
EINT ， ELIN ，
EBR ， EBG ，
ECLK ，
ELOUT ，
EReset
SPORT0A ， SPORT0B = RFS0 ， DR0 ， DT0 ， SCLK0
SPORT1 = RFS1 ，DR1 SCLK1 ， TFS1
6
6
6
66
6
6
6
6
6
6
BR<5 ： 0>
BG<5 ： 0>
BGH<5 ： 0>
FL AGS
RESET<5 ： 0>
CLKOUT<5 ： 0>
EE<5 ： 0>
IS<5 ： 0>
TFS0<5 ： 0>
DT1<5 ： 0>
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 1999
ADSP-21mod970
制作高速，低功耗， CMOS工艺
ADSP- 21mod970的工作，有19 ns指令周期时间。
每条指令可以在一个处理器周期内执行。
在ADSP- 21mod970的灵活架构和comprehen-
西伯指令集使所述处理器执行的多个
并行操作。在一个处理器周期中， ADSP-
21mod970可以：
产生下一个程序地址
取出下一条指令
执行一个或两个数据移动
更新一个或两个数据的地址指针
执行计算操作
接收并通过两个串行端口传输数据
接收和/或通过内部DMA端口发送数据
通过字节DMA端口接收和/或发送数据
递减计时器
舞会分配器产生PROM编程器兼容
文件。 C编译器的基础上，自由软件基金会的
GNU C编译器，生成ADSP- 21mod970汇编源
代码。源代码调试器允许程序cor-
进行更正在C环境中。运行时库包括
100 ANSI标准的数学和DSP专用
功能。
在ADSP- 218X EZ -ICE
仿真辅助硬件DE-
窃听的ADSP- 21mod970系统。在EZ -ICE ， IN连接
结与所需的处理器硬件选择，让您
独立调试个别调制解调器处理器的代码。
仿真器包含硬件，主机居民
软件，以及目标板连接器。在ADSP- 21mod970
集成了片上仿真支持，采用14引脚ICE端口
界面。在ADSP- 21mod970装置不需要被删除
从目标系统时，使用EZ -ICE的，也不是任何
适配器需要。由于占地面积小的EZ -ICE的
连接器，仿真可以在最终的电路板设计的支持。
在EZ -ICE进行全方位的功能，包括：
在目标运行
多达20个断点
单步或全速运转
寄存器和存储器的值可以检查和修改
PC上传和下载功能
程序启动和执行指令级仿真
完整的装配和拆卸说明
C源代码级调试
这发生时，处理器继续到：
调制解调器软件
该调制解调器软件执行一般的调制解调器控制，COM的
命令集，纠错和数据压缩，数据
调制（例如， V.90和V.34 ） ，以及主机接口
功能。主机接口允许系统访问调制解调器
统计数据，例如呼叫处理，连接速度，重新训练次数，
符号速率等的调制参数。
调制解调器数据泵和控制器的软件驻留在片
片上SRAM ，并不需要额外的内存。用户
可以通过下装动态配置ADSP- 21mod970
从主机通过16位的DMA接口荷兰国际集团的软件。
这种基于SRAM的架构提供了一个软件升级
路径到将来的标准和应用，例如IP语音。
该调制解调器的软件可以作为目标代码。
开发系统
请参阅“设计一个EZ -ICE兼容的目标系统”的
ADSP -2100系列EZ-工具手册
（ ADSP - 2181的部分）为
还有设计的EZ -ICE兼容的系统部分
该数据表的EZ -ICE目标的确切规格
板连接器。
附加信息
在ADSP -2100系列开发软件，一套完整
对软件和硬件系统开发，支持工具
在ADSP- 21mod970 。该系统集成商提供了一个高层次
方法下开发限定的系统的体系结构
换货。汇编器的代数语法，很容易
编程和调试。链接器将对象文件转换为
可执行文件。该模拟器提供了一个互动instruction-
级仿真用一个可重新配置的用户界面，以显示
硬件环境的不同部分。
本数据手册提供了ADSP - 21mod970的一般概述
功能。有关调制解调器的具体信息proces-
感器，请参考ADSP- 21mod870数据表。有关其他
在钼的体系结构和指令集信息
DEM的处理器，请参考
ADSP -2100系列用户手册，
三版。
有关发展的更多信息
工具，指的是ADSP -2100系列开发工具数据
表。
EZ -ICE是ADI公司的注册商标。
ICE端口是ADI公司的商标。
–2–
第0版
ADSP-21mod970
体系结构概述
图1是在ADSP- 21mod970的整体框图
调制解调器池。该调制解调器池包含六个独立的数字
调制解调器处理器。
每个单独的调制解调器处理器DSP核心， 160K字节
的RAM，两个串行端口，和一个DMA端口。一信号
单个处理器示于图2中的每一个的信号
调制解调器处理器通过的外部引脚访问
ADSP- 21mod970 。一些信号汇流排用的信号
其它处理器和通过单个外部访问
引脚。其它信号保持分离，且它们通过访问
独立的外部引脚为每个处理器。
六个调制解调器处理器的ADSP-的布置
21mod970提出了两个基本的配置可能：一个主
构和一个从配置。在两种配置中，
五六个处理器之间的控制和数据引脚连接到
单总线结构。所述一个的所述控制和数据引脚
调制解调器处理器（调制解调器处理器1）是分开的
其他调制解调器处理器，并通过外部引脚访问。
在从模式下，所有六个调制解调器处理器具有相同的功能
tions和地位平等。每个调制解调器处理器所配置
可连接到共同的DMA总线和每个调制解调器处理器是
配置在同一个模式下运行（参见被动模式的
而在内存模式说明
内存架构
蹦床网上单
信号的
调制解调器处理器
PF7/IRQ2
数据23 ： 8
PF6/IRQ1
IAD 15：0
IAL
PF5/IRQ0
税务局
PF4/IRQE
IRW
PF3 /模式D
IACK
PF2 / C模式
PF1 / B模式
数据23 ： 8
PF0 /模式
IAD 15：0
FL2
IAL
调制解调器
FL1
税务局
处理器1
FL0
IRW
EE
IACK
IS
EMS
TFS0
EINT
DT1
ELIN
BGH
EBR
BG
EBG
BR
ECLK
ELOUT
CLKOUT
EReset
RESET
RFS0
A0
DR0
血粉
DT0
PMS
SCLK0
调制解调器
DMS
处理器1
RFS1
CMS
（ ONLY）
DR1
IOMS
TFS1
RD
SCLK1
WR
CLKIN
汇流排
信号的
图2.调制解调器信号处理器
ADSP-21mod970
16
DATA<23 ： 8>
CLKIN
IAD<15 ： 0>
IDMA CNTL
16
4
调制解调器
通道
2
SPORT0A
SPORT1
仿真器
4
4
8
调制解调器
通道
3
调制解调器
通道
4
调制解调器
通道
5
调制解调器
通道
6
4
SPORT0B
调制解调器
通道
1
DATA<23 ： 8>
IAD<15 ： 0>
CLKIN_1,
BUS CNTL
IDMA CNTL
16
16
9
4
IDMA CNTL =
IAL ， IRD ， IWR ， IACK
标志= FL<0 ： 2> ， PF<0 ： 7>
BUS CNTL = A0 ，
BMS ， PMS ， DMS ， CMS ， IOMS ， RD ， WR
仿真器=
EMS ，
EINT ， ELIN ，
EBR ， EBG ，
ECLK ， ELOUT ，
EReset
SPORT0A ， SPORT0B = RFS0 ， DR0 ， DT0 ， SCLK0
SPORT1 = RFS1 ，DR1 SCLK1 ， TFS1
下列信号到每个ADSP - 21mod970路由：
BR<5 ： 0>
BG<5 ： 0>
BGH<5 ： 0>
FL AGS
RESET<5 ： 0>
CLKOUT<5 ： 0>
EE<5 ： 0>
IS<5 ： 0>
TFS0<5 ： 0>
DT1<5 ： 0>
6
6
6
66
6
6
6
6
6
6
注意事项：
IRQ功能复
与可编程标志
（见ADSP - 21mod870数据表）
55
27
GND
V
DD
图1.调制解调器池
第0版
–3–
ADSP-21mod970
部分） 。从模式被认为是正常模式
在一个调制解调器池的应用程序的操作。图3示出了
配置为从模式操作调制解调器池。
在ADSP- 21mod970的主模式配置五个
调制解调器处理器具有相同的功能和隔离的一个
调制解调器处理器，处理器1.在主模式下，亲
处理器1不连接到DMA总线是其他五个
调制解调器处理器。处理器1的操作在不同的模式
其中外部管脚可被用于访问一个16位数据总线，
一个14位的地址总线与相关联的总线控制引脚。在主
6
6
6
6
6
42
模式A
模式B
方式C
方式D
SPORT0
ICE
SPORT0
ICE
SPORT0
ICE BUS
ICE
SPORT0
ICE
SPORT0
ICE
SPORT0
ICE
SPORT0B BUS
4
14
SPORT0A BUS
模式时，处理器1将被视为调制解调器池的一个主设备和
与外部设备，诸如RAM，ROM连通或
与主机处理器的存储器共享。在此配置中，
主处理器执行的一些控制功能
其余五个调制解调器处理器。图4示出了调制解调器
池配置为从模式工作。
因为处理器1的存储器总线是通过外部访问
在主模式下针， 1处理器可以为一个配置
可在ADSP- 21XX系列的几个内存模式。
（请参阅完整的内存，主机模式的说明。 ）
CLKOUT
RESET
BR
BG
BGH
FL AGS
HIGH/1
LOW/0
HIGH/1
HIGH/1
ADSP-21mod970
4
SPORT0A
SPORT0B
ICE
模式A
模式B
方式C
方式D
HIGH/1
LOW/0
HIGH/1
HIGH/1
5
调制解调器
处理器
1
（主）
CNTL ADDR
调制解调器
处理器
2
（从）
D&CB IDMA
调制解调器
处理器
3
（从）
D&CB IDMA
调制解调器
处理器
4
（从）
D&CB IDMA
调制解调器
处理器
5
（从）
D&CB IDMA
调制解调器
处理器
6
（从）
D&CB IDMA
IDMA
DATA &
控制总线
CLKIN
21
24
25
16
IDMA
数据总线
CLKIN
图3.配置为从模式
CLKOUT
RESET
BR
BG
BGH
FL AGS
HIGH/1
LOW/0
HIGH/1
HIGH/1
6
6
6
6
SPORT0B BUS
6
42
模式A
模式B
方式C
方式D
SPORT0
ICE
SPORT0
ICE
SPORT0
ICE BUS
ICE
SPORT0
ICE
SPORT0
ICE
SPORT0
ICE
4
14
SPORT0A BUS
ADSP-21mod970
4
SPORT0A
SPORT0B
ICE
模式A
模式B
方式C
方式D
HIGH/1
LOW/0
HIGH/1
HIGH/1
5
调制解调器
处理器
1
（主）
CNTL ADDR
调制解调器
处理器
2
（从）
D&CB IDMA
调制解调器
处理器
3
（从）
D&CB IDMA
调制解调器
处理器
4
（从）
D&CB IDMA
调制解调器
处理器
5
（从）
D&CB IDMA
调制解调器
处理器
6
（从）
D&CB IDMA
控制
地址
主
数据
CLKIN
7
14
24
25
16
IDMA
数据总线
CLKIN
图4.配置为主机模式
–4–
第0版
ADSP-21mod970
串口
共模引脚
针
姓名（或名称）
RESET
BR
BG
BGH
DMS
PMS
血粉
IOMS
CMS
RD
WR
IRQ2/
PF7
IRQL1/
PF6
IRQL0/
PF5
IRQE /
PF4
模式D /
PF3
模式C /
PF2
模式B /
PF1
模式A /
PF0
CLKIN
CLKOUT
SPORT
FL0 ， FL1，FL2
V
DD
和GND
2
6
24
18
82
6
6
6
#
输入/
of
OUT-
把针
功能
6
6
6
6
1
1
1
I
1
1
1
6
I
I
O
O
O
O
O
O
O
O
O
I
I / O
I
I / O
I
I / O
I
I / O
I
I / O
I
I / O
I
I / O
I
I / O
I
O
I / O
O
I
处理器复位输入
总线请求输入
格兰特总线输出
公交格兰特杭输出
数据存储器选择输出
程序存储器选择输出
字节的存储器选择输出
I / O存储器选择输出
内存组合选择输出
存储器读使能输出
内存写使能输出
边沿或电平敏感中断
请求
1
可编程I / O引脚
电平触发中断请求
1
可编程I / O引脚
电平触发中断请求
1
可编程I / O引脚
边沿触发的中断请求
1
可编程I / O引脚
模式选择输入，只有选中
中
RESET
可编程I / O引脚在
正常工作
模式选择输入，只有选中
中
RESET
可编程I / O引脚在
正常工作
模式选择输入，只有选中
中
RESET
可编程I / O引脚在
正常工作
模式选择输入，只有选中
在复位
可编程I / O引脚在
正常工作
时钟输入
处理器时钟输出
串行端口I / O引脚
2
输出FL AGS
电源和接地
在ADSP - 21mod970有一个多通道串行端口（ SPORT ）
连接到用于串行每个内部数字调制解调处理器
通信。
以下是的ADSP- 21mod970的功能的简短列表
SPORT 。有关内部串行端口的其他信息，
参阅
ADSP -2100系列用户手册（第三版） 。
SPORT是双向的，有一个独立的，双缓冲
发射和接收部分。
SPORT可以使用外部串行时钟或产生自己
内部串行时钟。
SPORT都有独立的帧的接收和发送
麻省理工学院的部分。部分在无框模式或框架运行
同步信号的内部或外部产生。
帧同步信号是高有效或倒置，与任
2脉冲宽度和时间安排。
SPORT支持从3到16比特的串行数据字长度
并提供可选的A律和
μ律
扩与符合
荷兰国际集团以CCITT建议G.711 。
SPORT接收和发射部分可以生成唯一
中断在完成一个数据字的传输。
体育可接收和发射的整个循环缓冲器
数据每个数据字1开销循环。中断是
后一个数据缓冲区传输生成的。
多通道接口选择性地接收和传送
24或32字，时分复用，串行比特流。
6
6
6
6
引脚说明
在ADSP - 21mod970可在一个304引脚PBGA封装。
为了保持最大的功能性和减小封装
年龄的大小和引脚数，某些串行端口，可编程标志，
中断和外部总线引脚具有双重，多重功能 -
先进而精湛。外部总线引脚配置在
RESET
只是，
而串行端口引脚是软件在程序配置
执行。标志和中断功能被保留并发
rently上的复用引脚。如遇有引脚功能
可重构，默认状态显示在纯文本;备用
功能以斜体显示。
EZ-端口
14
I / O
对于使用仿真
笔记
1
中断/标志引脚保留这两种功能同时使用。如果IMASK被设置为
打开相应的中断，调制解调器池将会跳转到了合
当销被认定，要么通过外部priate中断向量地址
装置，或设置为一个可编程标志。
2
由调制解调器池的系统控制寄存器SPORT配置确定
之三。软件配置。
第0版
–5–
QQ：2881677436 复制
