添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1295页 > ADSP-2196MBST-140X
35 ( / , 0,1 5<美元7 ( & + 1,& $ / '$ 7 $
a
初步的技术数据
ADSP- 219x的DSP核心功能
6.25 ns指令周期时间(内部) ,达
160 MIPS持续性能
ADSP- 218X系列代码兼容的同
易-to -使用代数语法
单周期指令执行
高达16M的话可寻址存储空间的使用
地址宽度为24位
两用程序存储器的指令和
数据存储
完全透明的指令高速缓存允许双
操作获取在每个指令周期
统一的存储空间允许的弹性地址
一代,使用两个独立的单位DAG
微电脑DSP
ADSP-2196
独立的ALU ,乘法器/累加器和桶
移位计算单元采用双40位
蓄能器
两组之间的单周期上下文切换
计算和DAG寄存器
计算和存储的并行执行
说明
流水线结构,支持高效的代码
运行速度高达160 MIPS
寄存器文件计算中使用的所有非条件,
平行计算指令
功能强大的程序定序器提供零开销
循环和条件指令执行
建筑增强功能编译的C
代码效率
功能框图
, 1 7 (55 83 7 & 21 75 2 / / ( 5
7,0 ( 56 )/$* 6
7:2
& &美元+ (

×
 % ,7
$''5(6 6
$''5(6 6
, 1 7 ( 5 $ 1/ 0 ( 0 2 5 <
%/2&.
%/2&.
$'6 3  [
'63 &2 5 (
,1' (3 (1' (1 7 %/ 2& 0.6
'$7$
'$7$
-7$*
7(67
(0 8/$7,2 1

'$*

×

×

'$*

×

×

352*5$0
6 ( 4 8 ( 1& ( 5
30 $''5( 66 %86

'0$
$''5(6 6
'0$
'$7$
(;7( 51$/
3257

'0 $' ' 5 (6 6 % 8 6



$'' 5 % 86
08;
30 '$7$ %86
%86
&211(&7
3;

( 7 ( 51 $ / 0 ( 0 2 5<
,17( 5) &美元(

'0 '$7$ %86

'$ 7 $ %8 6
08;
'$7$
5( *,67 (5
),/(
,13 87
5( * ,6 7( 56
5(68/7
5( * ,6 7( 56
08/7
 
×
  % , 7
%$55(/
6 + ,) 7 (5
$/8
,2 5 ( * ,6 7 ( 5 6
0 ( 025< 0 $ 33( '
, ? 2 3 5 2 & ( 6 6 2 5

+267 3257

'0$
&2 1752 / / ( 5
6(5,$/ 32 576


63, 32576


8$57 3257

&2 1752 /
67$786
%8))(56
REV 。 A蛋白
此信息适用于正在研发的产品。其特点
和规格如有变更,恕不另行通知。 ADI公司
假设对未来除非另有制造业没有义务
书面同意。
一个技术方法,P
.O.Box 9106 ,诺伍德,MA 02062-9106 , U.S.A.
联系电话: 781 / 329-4700
万维网网站: http://www.analog.com
传真: 781 / 326-8703
模拟器件公司,2001
35 ( / , 0,1 5<美元7 ( & + 1,& $ / '$ 7 $
ADSP-2196
对于目前的信息,请联系ADI公司在800 / 262-5643
2001年9月
ADSP- 2196 DSP的特点
16K字的片内RAM ,配置为8K字
片内24位的RAM和8K字片内16位的RAM
16K字的片内24位ROM
超越ADSP- 218X系列架构增强功能
支持与指令集的扩展
添加寄存器,端口和外设
与可选的灵活的电源管理
掉电和空闲模式
可编程PLL支持1到32的频率
乘法,使全速运行,从
低速时钟输入
2.5 V内部运行支持3.3 V标准的I / O
三个全双工多通道串行端口,每个端口
支持H.100标准与A律和婆媳
。硬件
两个SPI兼容端口,具有DMA功能
一个UART端口与DMA功能
16个通用I / O引脚(八专用/八
从外部存储器接口编程)
集成中断支持
三个可编程32位定时器的时间间隔与
脉宽计数器, PWM产生和外部
时钟定时器功能
多达11通道的DMA可以在任何给定时间主动
主机端口DMA功能的高效,无缝主机
接口( 16位传输)
外部存储器接口的功能包括:
从DSP到外部存储器直接访问
数据和指令。
支持DMA数据块传输到/从
外部存储器。
与并行独立的外设存储空间
支持224K外部16位寄存器。
四个通用存储器选择信号的
提供访问外部的独立银行
内存。银行和边界大小用户 -
可编程的。
可编程的等待状态逻辑: ACK信号,
独立的读写等待计数。等待模式
完成支持ACK的所有组合
和/或等待计数。
I / O时钟速率可设置为外部时钟速率
由1 ,2,4 ,16或32分频以允许接口到慢
存储器装置。
地址转换和数据字包装提供
以支持8位或16位外部数据总线。
可编程读写选通极性。
独立的配置寄存器的四
通用,外设和引导
存储空间。
总线请求和许可信号支持的使用
外部总线由外部设备。
引导的方法包括引导通过外部存储器
接口, SPI端口, UART端口或主机接口
JTAG IEEE标准1149.1测试访问端口支持
片上仿真和系统调试
144引脚LQFP封装( 20 20 1.4毫米)和144引脚
小型BGA封装( 10 10 1.25毫米)
2
此信息适用于正在研发的产品。其特点和规格如有变更,恕不
出通知。 ADI公司不承担有关将来生产的,除非另有书面同意的义务。
REV 。 A蛋白
35 ( / , 0,1 5<美元7 ( & + 1,& $ / '$ 7 $
2001年9月
对于目前的信息,请联系ADI公司在800 / 262-5643
ADSP-2196
22
22
22
24
24
24
25
26
27
28
30
32
34
36
38
40
42
44
46
48
目录
ADSP- 219x的DSP核心功能。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1
功能框图。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1
ADSP- 2196 DSP功能。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2
一般注意事项。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
概述。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
DSP核心架构。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
DSP外设架构。 。 。 。 。 。 。 。 。 。 。 。 。 。 。五
内存架构。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6
内部(片)内存。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6
内置片内ROM 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6
片上存储器的安全性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7
外部(片外)存储器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7
外部存储空间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7
I / O存储器空间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7
引导内存空间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7
中断。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 8
DMA控制器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10
主机端口。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10
主机端口应答( HACK )模式。 。 。 。 。 。 10
主机端口芯片选择。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 11
DSP串行端口(SPORT ) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 11
串行外设接口(SPI )端口。 。 。 。 。 。 。 。 12
UART端口。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 12
可编程标志(的PFx )引脚。 。 。 。 。 。 。 。 。 。 。 。 。 13
低功耗操作。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 13
空闲模式。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 13
掉电模式的核心。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 13
掉电核心/外围设备模式。 。 。 。 。 。 。 。 。 13
掉电模式下的所有。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 14
时钟信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 14
复位。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 14
电源供应器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 15
引导模式。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 15
总线请求和总线授权。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 16
指令集的说明。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 16
开发工具。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 16
设计一个仿真器兼容的DSP板
(目标) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 17
目标板头。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 17
JTAG仿真器主机连接。 。 。 。 。 。 。 。 。 。 。 。 18
设计的仿真电路信息。 。 。 。 。 18
附加信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 18
引脚说明。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 18
规格。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
推荐工作条件。 。 。 。 。 。 。 。 。 。
电气特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
绝对最大额定值。 。 。 。 。 。 。
静电放电敏感度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
时序规范要求。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
时钟输入和时钟输出周期时序。 。 。 。 。 。 。
可编程标志周期时序。 。 。 。 。 。 。 。 。 。
定时器PWM_OUT周期时序。 。 。 。 。 。 。 。 。 。 。
外部端口写周期时序。 。 。 。 。 。 。 。 。 。 。
外部端口读周期时序。 。 。 。 。 。 。 。 。 。 。
外部端口总线请求和许可周期
时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
主机端口ALE模式写周期时序。 。 。 。
主机端口ACC模式写周期时序。 。 。 。
主机端口ALE模式读周期时序。 。 。 。 。
主机端口ACC模式读周期时序。 。 。 。
串行端口( SPORT)时钟和数据时序。
串行端口( SPORT)帧同步时序。 。 。 。
串行外设接口( SPI )端口,主
时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
串行外设接口( SPI )端口,从
时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
通用异步收发器
( UART )端口接收和发送
时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
JTAG测试和仿真端口时序。 。 。 。 。 。
输出驱动电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
测试条件。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
输出禁止时间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
输出使能时间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
例如系统保持时间计算。 。 。 。 。 。
电容性负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
环境条件。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
热特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
ADSP- 2196 144引脚LQFP封装引脚。 。 。 。 。 。 。 。 。
ADSP- 2196 144引脚小型BGA引脚。 。 。 。 。
144引脚公制薄型塑料四方扁平封装
( LQFP ) ( ST - 144 ) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
144球的Mini- BGA ( CA- 144 ) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
50
51
52
52
54
54
54
55
55
55
55
58
62
67
67
REV 。 A蛋白
此信息适用于正在研发的产品。其特点和规格如有变更,恕不
出通知。 ADI公司不承担有关将来生产的,除非另有书面同意的义务。
3
35 ( / , 0,1 5<美元7 ( & + 1,& $ / '$ 7 $
ADSP-2196
一般注意事项
对于目前的信息,请联系ADI公司在800 / 262-5643
2001年9月
该数据手册提供的初步信息
ADSP- 2196数字信号处理器。
概述
接收或两个SPI接口传输数据
通过访问外部存储器外部存储器
接口
递减计时器
DSP核心架构
在ADSP- 2196 DSP是一个单片微型计算机
用于数字信号处理(DSP)和其他高优化
高速数字处理应用。
在ADSP- 2196结合了ADSP- 219x的家庭基地
架构(三个计算单元,两个数据地址
发电机,和一个程序定序器)与三个串行
接口,两个SPI兼容接口,一个UART口,一个DMA
控制器,三个可编程定时器,通用
可编程标志引脚,广泛的中断功能,
与片内程序和数据存储空间。
在ADSP - 2196架构的代码兼容
ADSP- 218X系列DSP 。虽然该体系结构
兼容,在ADSP- 2196体系结构具有许多
改进过的ADSP - 218X架构。该
增强计算单元,数据地址gener-
ators和程序序列使ADSP- 2196更多
灵活和更容易编程比
ADSP - 218X的DSP 。
间接寻址选项提供寻址灵活性 -
修改前,没有更新前和用后修改
即时的8位,二进制补码值和基址
寄存器易于实现循环缓冲的。
在ADSP- 2196集成了片上存储器32K字
配置的程序RAM ,8K 8K字(24位)
数据RAM的字( 16位) ,以及16K字(24位)
程序ROM 。掉电电路也被提供给
满足的电池供电的便携式低功率的需求
设备。在ADSP - 2196是在144引脚LQFP封装
和微型BGA封装。
制作高速,低功耗, CMOS工艺
ADSP- 2196的工作,有6.25 ns指令周期时间
( 160 MIPS ) 。所有的指令,除了2多字
指令,可在单个DSP周期内执行。
在ADSP- 2196的灵活的架构和全面
指令并行设置支持多个操作。为
例如,在一个处理器周期中, ADSP- 2196可以:
生成地址为下一个取指令
取出下一条指令
执行一个或两个数据移动
更新一个或两个数据的地址指针
执行计算操作
在ADSP- 2196的指令集提供了灵活的数据
移动和多功能(一个或两个数据移动用
计算)的说明。每一个单字指令
可以在单个处理器周期内执行。在ADSP- 2196
汇编语言使用代数语法为便于
编码和可读性。一套全面的发展
工具支持项目发展。
的功能框图。
第1页
显示architec-
TURE的ADSP- 219x的核心。它包含三个独立的
计算单元: ALU ,乘法器/累加器
(MAC)和移位器。该计算单元过程
从寄存器文件的16位数据,并具有规定
支持多倍计算。 ALU执行
一组标准的算术和逻辑运算;师
此外,还支持原语。 MAC完成赎罪
GLE周期乘法,乘法/加法和乘法/减
操作。 Mac也有2个40位累加器,这
帮助溢出。移位器执行逻辑和arith-
metic的变化,规范化,非规范化,并从中获得
指数操作。该移位器可用于高效地
实现数字格式的控制,包括多字
并阻止浮点表示。
输入寄存器的使用规则的影响力和布局
在计算单元内的结果。对于大多数操作,
该计算单元“数据寄存器作为数据寄存器
文件,允许任何输入或导致注册为输入
任何单位进行计算。反馈操作,
计算单元让任何单元的输出(结果)是
输入到任何单元上的一个周期。有条件或mul-
tifunction指令,有在其上的数据限制
寄存器可以提供输入或接收来自每个结果
计算单位。欲了解更多信息,请参阅
ADSP- 219x的DSP指令集。
一个功能强大的程序控制器控制指令流
化执行。音序器支持条件跳转,
子程序调用和低中断开销。内部
循环计数器和循环堆栈中, ADSP- 2196执行时
循环代码零开销;没有明确的跳转指令
系统蒸发散都需要保持环路。
两个数据地址产生器( DAG)的规定地址
同时双取操作数(从数据存储器和
程序存储器) 。每个DAG维护和更新4
16位地址指针。每当指针用于
访问数据(间接寻址) ,这是前或后修饰
由之一四种可能的修改寄存器的值。的长度
值和基地址可能与每个指针相关联
实现自动模寻址循环
缓冲区。在DAG的页面寄存器,可循环寻址
REV 。 A蛋白
这些操作都发生在处理器
继续:
接收并通过两个串行端口传输数据
接收和/或从主机传输数据
接收或通过UART传输数据
4
此信息适用于正在研发的产品。其特点和规格如有变更,恕不
出通知。 ADI公司不承担有关将来生产的,除非另有书面同意的义务。
35 ( / , 0,1 5<美元7 ( & + 1,& $ / '$ 7 $
2001年9月
对于目前的信息,请联系ADI公司在800 / 262-5643
ADSP-2196
(;7(51$/
0(025<
2 37,2 1 $/
每256内存的64K字范围内
网页,但这些缓冲区可以不越过页边界。
辅助寄存器复制在所有的主要寄存器
DAG的;小学和中学寄存器之间的切换
提供了一个快速上下文切换。
在核心有效的数据传送,实现与使用
内部总线:
程序存储器地址( PMA )总线
程序存储器的数据( PMD )总线
数据存储器地址( DMA )总线
数据存储器的数据( DMD )总线
DMA地址总线
DMA数据总线
$ ' 6 3    
&/2&.
25
&5<6 7 $ /
7,0( 5
287 25
&$3785(
&/2&.
0 8 /7, <分之3
$1'
5$1*(
%22 7
$1' 23
02'(
& / 。 1
;7$/
& / 0.2 87
$''5±
'$ 7 $  ±
70 5 ±
'$7$±
06 ±
06 ( / ±3 )±
') 3 ) 
% < 3 $ 6 6
%0 2 '( ±
23 02'(
5'
:5
$&放大器;.
&2 175 2 /
$''5 (66
$''5±
'$7$±
'$7$±
&6
2(
:(
$&放大器;.
'$ 7$
%2 2 7
0(025<
2 37,2 1 $/
63257
7& / 。 ?
7) 6
$''5±
'$7$±
'$7$±
%06
&6
2(
:(
$&放大器;.
%5
%*
%*+
(;7(51$/
, ? 2 0 ( 0 2 5 <
2 37,2 1 $/
两个地址总线( PMA和DMA)的共享单个
外部地址总线,允许存储器被扩展
片,并在两个数据总线( PMD和DMD)共享一个
单个外部数据总线。引导存储器空间和I / O
存储空间也有着外部总线。
程序存储器可存储指令和数据, per-
mitting的ADSP- 2196来取两个操作数在单
循环下,从程序存储器和一个与数据
内存。 DSP的双存储巴士也让
ADSP- 219x芯核取数据存储器操作数和
从程序存储器中一个周期内的下一个指令。
DSP外设架构
6(5,$/
'(9,&(
2 37,2 1 $/
'7 
5&/.
5) 6 
'5
63257
7& / 。 ?
7) 6
6(5,$/
'(9,&(
2 37,2 1 $/
'7 
5&/.
5) 6 
'5
63257
7& / 。 ?? 6 & 。 ?
7) 6  0 2 6 , 
6 3 ,
,2 0 6
$''5±
'$7$±
'$7$±
&6
2(
:(
$&放大器;.
+267
35 2 & ( 6 6 25
6 3 ,
+$'±
+$
2 37,2 1 $/
的功能框图。
第1页
示出了DSP的
片上外设,其中包括外部存储器
接口,主机端口,串行端口, SPI兼容端口,
UART接口, JTAG测试和仿真端口,定时器,旗帜,
和中断控制器。这些片上外设可以
连接到片外设备,如图
图1 。
在ADSP- 2196具有DMA capa- 16位主机端口
相容性,它允许外部主机访问片上存储器。这
24针并行接口由16针复
数据/地址总线,并提供一个低的服务开销数据
移动能力。可配置为8位或16位,这个端口
提供了一个无缝连接各种各样的8位和16位
微控制器。两个片选提供主机访问
DSP的整个存储器映射。该DSP是可引导
通过此端口。
在ADSP- 2196还具有一个外部存储器接口,
由DSP内核,DMA控制器和DMA共享
能力的外设,其中包括UART , SPORT0 ,
SPORT1 , SPORT2 , SPI0 , SPI1和主机端口。该
外部端口包括一个16位的数据总线,一个22位的地址
总线,和控制信号。的数据总线可被配置为
提供一个8位或16位接口到外部存储器。支持
字包装可以让DSP访问16位或24位字
从外部存储器,不管所述外部数据总线
宽度。当被配置为一个8位的接口,未使用的
6(5,$/
'(9,&(
2 37,2 1 $/
'7 0 ,6 2 
5& / 。 ?? 6 & ?
5) 6   0 2 6 ,
'5 0 ,62 
$''5±
'$7$±
$''5
&6 ?
&6 ?
5'
:5
$&放大器;.
$/ (
8$57
8$57
'(9,&(
2 37,2 1 $/
&0 6
& , 2 0 6
+5'
+:5
5; '
7; '
5( 6( 7

-7 $ *
+ &美元。
+$ /(
+$&.B3
图1. ADSP- 2196系统图
八线提供8个可编程双向gen-
全部擦除目的的可编程标志线,其中六个可
映射到软件条件的信号。
该存储器的DMA控制器,可以让ADSP- 2196移动
从存储空间之间的数据和指令:跨
纳尔到外部,内部到内部和外部,用于─
外部。片上外设还可以使用这个控制器
DMA传输。
在ADSP- 2196可应对高达17中断
在任何给定时间: 3内部(栈,仿真内核,并且
掉电),两个外部(仿真器和复位) ,和12
用户定义的(外围设备)的中断。程序员分配
5
REV 。 A蛋白
此信息适用于正在研发的产品。其特点和规格如有变更,恕不
出通知。 ADI公司不承担有关将来生产的,除非另有书面同意的义务。
35 ( / , 0,1 5<美元7 ( & + 1,& $ / '$ 7 $
a
初步的技术数据
ADSP- 219x的DSP核心功能
6.25 ns指令周期时间(内部) ,达
160 MIPS持续性能
ADSP- 218X系列代码兼容的同
易-to -使用代数语法
单周期指令执行
高达16M的话可寻址存储空间的使用
地址宽度为24位
两用程序存储器的指令和
数据存储
完全透明的指令高速缓存允许双
操作获取在每个指令周期
统一的存储空间允许的弹性地址
一代,使用两个独立的单位DAG
微电脑DSP
ADSP-2196
独立的ALU ,乘法器/累加器和桶
移位计算单元采用双40位
蓄能器
两组之间的单周期上下文切换
计算和DAG寄存器
计算和存储的并行执行
说明
流水线结构,支持高效的代码
运行速度高达160 MIPS
寄存器文件计算中使用的所有非条件,
平行计算指令
功能强大的程序定序器提供零开销
循环和条件指令执行
建筑增强功能编译的C
代码效率
功能框图
, 1 7 (55 83 7 & 21 75 2 / / ( 5
7,0 ( 56 )/$* 6
7:2
& &美元+ (

×
 % ,7
$''5(6 6
$''5(6 6
, 1 7 ( 5 $ 1/ 0 ( 0 2 5 <
%/2&.
%/2&.
$'6 3  [
'63 &2 5 (
,1' (3 (1' (1 7 %/ 2& 0.6
'$7$
'$7$
-7$*
7(67
(0 8/$7,2 1

'$*

×

×

'$*

×

×

352*5$0
6 ( 4 8 ( 1& ( 5
30 $''5( 66 %86

'0$
$''5(6 6
'0$
'$7$
(;7( 51$/
3257

'0 $' ' 5 (6 6 % 8 6



$'' 5 % 86
08;
30 '$7$ %86
%86
&211(&7
3;

( 7 ( 51 $ / 0 ( 0 2 5<
,17( 5) &美元(

'0 '$7$ %86

'$ 7 $ %8 6
08;
'$7$
5( *,67 (5
),/(
,13 87
5( * ,6 7( 56
5(68/7
5( * ,6 7( 56
08/7
 
×
  % , 7
%$55(/
6 + ,) 7 (5
$/8
,2 5 ( * ,6 7 ( 5 6
0 ( 025< 0 $ 33( '
, ? 2 3 5 2 & ( 6 6 2 5

+267 3257

'0$
&2 1752 / / ( 5
6(5,$/ 32 576


63, 32576


8$57 3257

&2 1752 /
67$786
%8))(56
REV 。 A蛋白
此信息适用于正在研发的产品。其特点
和规格如有变更,恕不另行通知。 ADI公司
假设对未来除非另有制造业没有义务
书面同意。
一个技术方法,P
.O.Box 9106 ,诺伍德,MA 02062-9106 , U.S.A.
联系电话: 781 / 329-4700
万维网网站: http://www.analog.com
传真: 781 / 326-8703
模拟器件公司,2001
35 ( / , 0,1 5<美元7 ( & + 1,& $ / '$ 7 $
ADSP-2196
对于目前的信息,请联系ADI公司在800 / 262-5643
2001年9月
ADSP- 2196 DSP的特点
16K字的片内RAM ,配置为8K字
片内24位的RAM和8K字片内16位的RAM
16K字的片内24位ROM
超越ADSP- 218X系列架构增强功能
支持与指令集的扩展
添加寄存器,端口和外设
与可选的灵活的电源管理
掉电和空闲模式
可编程PLL支持1到32的频率
乘法,使全速运行,从
低速时钟输入
2.5 V内部运行支持3.3 V标准的I / O
三个全双工多通道串行端口,每个端口
支持H.100标准与A律和婆媳
。硬件
两个SPI兼容端口,具有DMA功能
一个UART端口与DMA功能
16个通用I / O引脚(八专用/八
从外部存储器接口编程)
集成中断支持
三个可编程32位定时器的时间间隔与
脉宽计数器, PWM产生和外部
时钟定时器功能
多达11通道的DMA可以在任何给定时间主动
主机端口DMA功能的高效,无缝主机
接口( 16位传输)
外部存储器接口的功能包括:
从DSP到外部存储器直接访问
数据和指令。
支持DMA数据块传输到/从
外部存储器。
与并行独立的外设存储空间
支持224K外部16位寄存器。
四个通用存储器选择信号的
提供访问外部的独立银行
内存。银行和边界大小用户 -
可编程的。
可编程的等待状态逻辑: ACK信号,
独立的读写等待计数。等待模式
完成支持ACK的所有组合
和/或等待计数。
I / O时钟速率可设置为外部时钟速率
由1 ,2,4 ,16或32分频以允许接口到慢
存储器装置。
地址转换和数据字包装提供
以支持8位或16位外部数据总线。
可编程读写选通极性。
独立的配置寄存器的四
通用,外设和引导
存储空间。
总线请求和许可信号支持的使用
外部总线由外部设备。
引导的方法包括引导通过外部存储器
接口, SPI端口, UART端口或主机接口
JTAG IEEE标准1149.1测试访问端口支持
片上仿真和系统调试
144引脚LQFP封装( 20 20 1.4毫米)和144引脚
小型BGA封装( 10 10 1.25毫米)
2
此信息适用于正在研发的产品。其特点和规格如有变更,恕不
出通知。 ADI公司不承担有关将来生产的,除非另有书面同意的义务。
REV 。 A蛋白
35 ( / , 0,1 5<美元7 ( & + 1,& $ / '$ 7 $
2001年9月
对于目前的信息,请联系ADI公司在800 / 262-5643
ADSP-2196
22
22
22
24
24
24
25
26
27
28
30
32
34
36
38
40
42
44
46
48
目录
ADSP- 219x的DSP核心功能。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1
功能框图。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1
ADSP- 2196 DSP功能。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2
一般注意事项。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
概述。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
DSP核心架构。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
DSP外设架构。 。 。 。 。 。 。 。 。 。 。 。 。 。 。五
内存架构。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6
内部(片)内存。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6
内置片内ROM 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6
片上存储器的安全性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7
外部(片外)存储器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7
外部存储空间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7
I / O存储器空间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7
引导内存空间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7
中断。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 8
DMA控制器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10
主机端口。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10
主机端口应答( HACK )模式。 。 。 。 。 。 10
主机端口芯片选择。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 11
DSP串行端口(SPORT ) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 11
串行外设接口(SPI )端口。 。 。 。 。 。 。 。 12
UART端口。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 12
可编程标志(的PFx )引脚。 。 。 。 。 。 。 。 。 。 。 。 。 13
低功耗操作。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 13
空闲模式。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 13
掉电模式的核心。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 13
掉电核心/外围设备模式。 。 。 。 。 。 。 。 。 13
掉电模式下的所有。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 14
时钟信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 14
复位。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 14
电源供应器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 15
引导模式。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 15
总线请求和总线授权。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 16
指令集的说明。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 16
开发工具。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 16
设计一个仿真器兼容的DSP板
(目标) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 17
目标板头。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 17
JTAG仿真器主机连接。 。 。 。 。 。 。 。 。 。 。 。 18
设计的仿真电路信息。 。 。 。 。 18
附加信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 18
引脚说明。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 18
规格。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
推荐工作条件。 。 。 。 。 。 。 。 。 。
电气特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
绝对最大额定值。 。 。 。 。 。 。
静电放电敏感度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
时序规范要求。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
时钟输入和时钟输出周期时序。 。 。 。 。 。 。
可编程标志周期时序。 。 。 。 。 。 。 。 。 。
定时器PWM_OUT周期时序。 。 。 。 。 。 。 。 。 。 。
外部端口写周期时序。 。 。 。 。 。 。 。 。 。 。
外部端口读周期时序。 。 。 。 。 。 。 。 。 。 。
外部端口总线请求和许可周期
时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
主机端口ALE模式写周期时序。 。 。 。
主机端口ACC模式写周期时序。 。 。 。
主机端口ALE模式读周期时序。 。 。 。 。
主机端口ACC模式读周期时序。 。 。 。
串行端口( SPORT)时钟和数据时序。
串行端口( SPORT)帧同步时序。 。 。 。
串行外设接口( SPI )端口,主
时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
串行外设接口( SPI )端口,从
时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
通用异步收发器
( UART )端口接收和发送
时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
JTAG测试和仿真端口时序。 。 。 。 。 。
输出驱动电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
测试条件。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
输出禁止时间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
输出使能时间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
例如系统保持时间计算。 。 。 。 。 。
电容性负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
环境条件。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
热特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
ADSP- 2196 144引脚LQFP封装引脚。 。 。 。 。 。 。 。 。
ADSP- 2196 144引脚小型BGA引脚。 。 。 。 。
144引脚公制薄型塑料四方扁平封装
( LQFP ) ( ST - 144 ) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
144球的Mini- BGA ( CA- 144 ) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
50
51
52
52
54
54
54
55
55
55
55
58
62
67
67
REV 。 A蛋白
此信息适用于正在研发的产品。其特点和规格如有变更,恕不
出通知。 ADI公司不承担有关将来生产的,除非另有书面同意的义务。
3
35 ( / , 0,1 5<美元7 ( & + 1,& $ / '$ 7 $
ADSP-2196
一般注意事项
对于目前的信息,请联系ADI公司在800 / 262-5643
2001年9月
该数据手册提供的初步信息
ADSP- 2196数字信号处理器。
概述
接收或两个SPI接口传输数据
通过访问外部存储器外部存储器
接口
递减计时器
DSP核心架构
在ADSP- 2196 DSP是一个单片微型计算机
用于数字信号处理(DSP)和其他高优化
高速数字处理应用。
在ADSP- 2196结合了ADSP- 219x的家庭基地
架构(三个计算单元,两个数据地址
发电机,和一个程序定序器)与三个串行
接口,两个SPI兼容接口,一个UART口,一个DMA
控制器,三个可编程定时器,通用
可编程标志引脚,广泛的中断功能,
与片内程序和数据存储空间。
在ADSP - 2196架构的代码兼容
ADSP- 218X系列DSP 。虽然该体系结构
兼容,在ADSP- 2196体系结构具有许多
改进过的ADSP - 218X架构。该
增强计算单元,数据地址gener-
ators和程序序列使ADSP- 2196更多
灵活和更容易编程比
ADSP - 218X的DSP 。
间接寻址选项提供寻址灵活性 -
修改前,没有更新前和用后修改
即时的8位,二进制补码值和基址
寄存器易于实现循环缓冲的。
在ADSP- 2196集成了片上存储器32K字
配置的程序RAM ,8K 8K字(24位)
数据RAM的字( 16位) ,以及16K字(24位)
程序ROM 。掉电电路也被提供给
满足的电池供电的便携式低功率的需求
设备。在ADSP - 2196是在144引脚LQFP封装
和微型BGA封装。
制作高速,低功耗, CMOS工艺
ADSP- 2196的工作,有6.25 ns指令周期时间
( 160 MIPS ) 。所有的指令,除了2多字
指令,可在单个DSP周期内执行。
在ADSP- 2196的灵活的架构和全面
指令并行设置支持多个操作。为
例如,在一个处理器周期中, ADSP- 2196可以:
生成地址为下一个取指令
取出下一条指令
执行一个或两个数据移动
更新一个或两个数据的地址指针
执行计算操作
在ADSP- 2196的指令集提供了灵活的数据
移动和多功能(一个或两个数据移动用
计算)的说明。每一个单字指令
可以在单个处理器周期内执行。在ADSP- 2196
汇编语言使用代数语法为便于
编码和可读性。一套全面的发展
工具支持项目发展。
的功能框图。
第1页
显示architec-
TURE的ADSP- 219x的核心。它包含三个独立的
计算单元: ALU ,乘法器/累加器
(MAC)和移位器。该计算单元过程
从寄存器文件的16位数据,并具有规定
支持多倍计算。 ALU执行
一组标准的算术和逻辑运算;师
此外,还支持原语。 MAC完成赎罪
GLE周期乘法,乘法/加法和乘法/减
操作。 Mac也有2个40位累加器,这
帮助溢出。移位器执行逻辑和arith-
metic的变化,规范化,非规范化,并从中获得
指数操作。该移位器可用于高效地
实现数字格式的控制,包括多字
并阻止浮点表示。
输入寄存器的使用规则的影响力和布局
在计算单元内的结果。对于大多数操作,
该计算单元“数据寄存器作为数据寄存器
文件,允许任何输入或导致注册为输入
任何单位进行计算。反馈操作,
计算单元让任何单元的输出(结果)是
输入到任何单元上的一个周期。有条件或mul-
tifunction指令,有在其上的数据限制
寄存器可以提供输入或接收来自每个结果
计算单位。欲了解更多信息,请参阅
ADSP- 219x的DSP指令集。
一个功能强大的程序控制器控制指令流
化执行。音序器支持条件跳转,
子程序调用和低中断开销。内部
循环计数器和循环堆栈中, ADSP- 2196执行时
循环代码零开销;没有明确的跳转指令
系统蒸发散都需要保持环路。
两个数据地址产生器( DAG)的规定地址
同时双取操作数(从数据存储器和
程序存储器) 。每个DAG维护和更新4
16位地址指针。每当指针用于
访问数据(间接寻址) ,这是前或后修饰
由之一四种可能的修改寄存器的值。的长度
值和基地址可能与每个指针相关联
实现自动模寻址循环
缓冲区。在DAG的页面寄存器,可循环寻址
REV 。 A蛋白
这些操作都发生在处理器
继续:
接收并通过两个串行端口传输数据
接收和/或从主机传输数据
接收或通过UART传输数据
4
此信息适用于正在研发的产品。其特点和规格如有变更,恕不
出通知。 ADI公司不承担有关将来生产的,除非另有书面同意的义务。
35 ( / , 0,1 5<美元7 ( & + 1,& $ / '$ 7 $
2001年9月
对于目前的信息,请联系ADI公司在800 / 262-5643
ADSP-2196
(;7(51$/
0(025<
2 37,2 1 $/
每256内存的64K字范围内
网页,但这些缓冲区可以不越过页边界。
辅助寄存器复制在所有的主要寄存器
DAG的;小学和中学寄存器之间的切换
提供了一个快速上下文切换。
在核心有效的数据传送,实现与使用
内部总线:
程序存储器地址( PMA )总线
程序存储器的数据( PMD )总线
数据存储器地址( DMA )总线
数据存储器的数据( DMD )总线
DMA地址总线
DMA数据总线
$ ' 6 3    
&/2&.
25
&5<6 7 $ /
7,0( 5
287 25
&$3785(
&/2&.
0 8 /7, <分之3
$1'
5$1*(
%22 7
$1' 23
02'(
& / 。 1
;7$/
& / 0.2 87
$''5±
'$ 7 $  ±
70 5 ±
'$7$±
06 ±
06 ( / ±3 )±
') 3 ) 
% < 3 $ 6 6
%0 2 '( ±
23 02'(
5'
:5
$&放大器;.
&2 175 2 /
$''5 (66
$''5±
'$7$±
'$7$±
&6
2(
:(
$&放大器;.
'$ 7$
%2 2 7
0(025<
2 37,2 1 $/
63257
7& / 。 ?
7) 6
$''5±
'$7$±
'$7$±
%06
&6
2(
:(
$&放大器;.
%5
%*
%*+
(;7(51$/
, ? 2 0 ( 0 2 5 <
2 37,2 1 $/
两个地址总线( PMA和DMA)的共享单个
外部地址总线,允许存储器被扩展
片,并在两个数据总线( PMD和DMD)共享一个
单个外部数据总线。引导存储器空间和I / O
存储空间也有着外部总线。
程序存储器可存储指令和数据, per-
mitting的ADSP- 2196来取两个操作数在单
循环下,从程序存储器和一个与数据
内存。 DSP的双存储巴士也让
ADSP- 219x芯核取数据存储器操作数和
从程序存储器中一个周期内的下一个指令。
DSP外设架构
6(5,$/
'(9,&(
2 37,2 1 $/
'7 
5&/.
5) 6 
'5
63257
7& / 。 ?
7) 6
6(5,$/
'(9,&(
2 37,2 1 $/
'7 
5&/.
5) 6 
'5
63257
7& / 。 ?? 6 & 。 ?
7) 6  0 2 6 , 
6 3 ,
,2 0 6
$''5±
'$7$±
'$7$±
&6
2(
:(
$&放大器;.
+267
35 2 & ( 6 6 25
6 3 ,
+$'±
+$
2 37,2 1 $/
的功能框图。
第1页
示出了DSP的
片上外设,其中包括外部存储器
接口,主机端口,串行端口, SPI兼容端口,
UART接口, JTAG测试和仿真端口,定时器,旗帜,
和中断控制器。这些片上外设可以
连接到片外设备,如图
图1 。
在ADSP- 2196具有DMA capa- 16位主机端口
相容性,它允许外部主机访问片上存储器。这
24针并行接口由16针复
数据/地址总线,并提供一个低的服务开销数据
移动能力。可配置为8位或16位,这个端口
提供了一个无缝连接各种各样的8位和16位
微控制器。两个片选提供主机访问
DSP的整个存储器映射。该DSP是可引导
通过此端口。
在ADSP- 2196还具有一个外部存储器接口,
由DSP内核,DMA控制器和DMA共享
能力的外设,其中包括UART , SPORT0 ,
SPORT1 , SPORT2 , SPI0 , SPI1和主机端口。该
外部端口包括一个16位的数据总线,一个22位的地址
总线,和控制信号。的数据总线可被配置为
提供一个8位或16位接口到外部存储器。支持
字包装可以让DSP访问16位或24位字
从外部存储器,不管所述外部数据总线
宽度。当被配置为一个8位的接口,未使用的
6(5,$/
'(9,&(
2 37,2 1 $/
'7 0 ,6 2 
5& / 。 ?? 6 & ?
5) 6   0 2 6 ,
'5 0 ,62 
$''5±
'$7$±
$''5
&6 ?
&6 ?
5'
:5
$&放大器;.
$/ (
8$57
8$57
'(9,&(
2 37,2 1 $/
&0 6
& , 2 0 6
+5'
+:5
5; '
7; '
5( 6( 7

-7 $ *
+ &美元。
+$ /(
+$&.B3
图1. ADSP- 2196系统图
八线提供8个可编程双向gen-
全部擦除目的的可编程标志线,其中六个可
映射到软件条件的信号。
该存储器的DMA控制器,可以让ADSP- 2196移动
从存储空间之间的数据和指令:跨
纳尔到外部,内部到内部和外部,用于─
外部。片上外设还可以使用这个控制器
DMA传输。
在ADSP- 2196可应对高达17中断
在任何给定时间: 3内部(栈,仿真内核,并且
掉电),两个外部(仿真器和复位) ,和12
用户定义的(外围设备)的中断。程序员分配
5
REV 。 A蛋白
此信息适用于正在研发的产品。其特点和规格如有变更,恕不
出通知。 ADI公司不承担有关将来生产的,除非另有书面同意的义务。
查看更多ADSP-2196MBST-140XPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    ADSP-2196MBST-140X
    -
    -
    -
    -
    终端采购配单精选

    QQ: 点击这里给我发消息 QQ:2881677436 复制 点击这里给我发消息 QQ:2881620402 复制

    电话:18922805453
    联系人:连
    地址:福田区华强北路1019号华强广场D座23楼

    ADSP-2196MBST-140X
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:北京市海淀区增光路27号院增光佳苑2号楼1单元1102室
ADSP-2196MBST-140X
√ 欧美㊣品
▲10/11+
9844
贴◆插
【dz37.com】实时报价有图&PDF
查询更多ADSP-2196MBST-140X供应信息

深圳市碧威特网络技术有限公司
 复制成功!