【a性能特点12.5 ns指令周期时间@ 1.8 V （内部）， 80 MIPS持续性能单周期指令执】,IC型号ADSP-2189N,ADSP-2189N PDF资料,ADSP-2189N经销商,ic,电子元器件-51电子网

性能特点

12.5 ns指令周期时间@ 1.8 V （内部）， 80 MIPS

持续性能

单周期指令执行

单周期上下文切换

三总线结构允许双操作数的获取

每个指令周期

多功能指令

省电模式，具有低待机CMOS

功耗与200 CLKIN周期恢复

从休眠状态

在空闲模式下功耗低

集成功能

ADSP- 2100系列代码兼容（易于使用

代数语法），与指令集扩展

高达256K字节的片内RAM ，配置为

高达48K字的程序存储器RAM

高达56K字的数据存储器RAM

双用程序存储器的指令和

数据存储

独立的ALU ，乘法器/累加器和桶

移位计算单元

两个独立的数据地址发生器

功能强大的程序定序器提供零开销

循环条件指令执行

微电脑DSP

ADSP- 218xN系列

可编程的16位间隔定时器预分频器

100引脚LQFP和144球的Mini- BGA

系统界面功能

灵活的I / O允许1.8 V ， 2.5 V或3.3 V操作

所有的输入耐受高达3.6 V无论模式

16位内部DMA端口的高速接入到片

片上存储器（模式选择）

4M字节的存储器接口数据表存储

并计划叠加（模式选择）

8位DMA ，以字节存储器的透明程序和

数据存储传输（模式可选择）

可编程存储器DQS和独立的I / O

存储空间允许的“无缝”系统设计

可编程等待状态产生

两个双缓冲串行端口与扩

硬件和自动数据缓冲

片内程序存储器的自动引导

字节宽度的外部存储器，如EPROM ，或通过

内部DMA端口

六个外部中断

13可编程标志引脚提供灵活的系统

信号

UART通过仿真软件SPORT

侦察组fi guration

ICE端口仿真器接口支持调试中

最后系统

功能框图

掉电

控制

完整的内存模式

内存

数据地址

发电机

DAG1

DAG2

节目

SEQUENCER

节目

内存

最多

48K 24位

数据

内存

最多

56K 16位

可编程

I / O

和

FL AGS

外

地址

公共汽车

外

数据

公共汽车

字节DMA

调节器

外

数据

公共汽车

定时器

国内

DMA

PORT

主机模式

HIP

插件

BLO

程序存储器地址

内存

IAG

数据存储器地址

程序存储器数据

数据存储器数据

ERE

运算单元

ALU

苹果

移

串口

SPORT0

SPORT1

ADSP -2100 BASE

架构

ICE端口是ADI公司的商标。

第0版

信息ADI公司提供的被认为是准确和可靠

能。但是，没有责任承担由Analog Devices供其使用，

也不对第三方专利或其他权利的任何侵犯的可能

导致其使用。没有获发牌照以暗示或以其他方式

ADI公司的任何专利或专利权。

一个科技路，邮政信箱9106 ，诺伍德，MA 02062-9106 ， USA

联系电话： 781 / 329-4700

http://www.analog.com

传真： 781 / 326-8703

ADI公司， 2001

ADSP- 218xN系列

概述

这发生时，处理器继续到：

接收并通过两个串行端口传输数据

接收和/或通过发送数据

内部DMA端口

接收和/或通过字节DMA端口发送数据

递减计时器

开发系统

在ADSP- 218xN系列包括六个单芯片微

电脑的数字信号处理应用的优化

系统蒸发散。对于在ADSP- 218xN高级别框图

系列成员出现在前页。所有系列

成员是引脚兼容，并通过单独区分

的片上SRAM的量。这个特征，并结合

ADSP- 21xx系列代码兼容，提供了大量的

灵活的设计决定。具体的家庭成员

示于

表1中。

表1. ADSP- 218xN DSP单片机系列

节目

内存

（ K字）

数据存储器

（ K字）

ADI公司的广泛的软件和硬件

开发工具支持ADSP - 218xN系列。该

DSP工具包括一个集成开发环境，

评估套件，以及一个串口仿真程序。

的VisualDSP ++ 是一个集成开发环境，

允许快速和简单的开发，调试和部署

换货。在VisualDSP ++项目管理环境

让程序员开发和调试应用程序。这

环境包括一个易于使用的汇编程序是基于

代数语法;一个归档器（库/库集结

ER ） ;的连接体;一个PROM分离器实用工具;一个周期精确，

指令级模拟器; C编译器;和C运行时

库

包括DSP和数学函数。

调试用C和汇编程序

VisualDSP ++的调试器，程序员可以：

查看混合C和汇编代码（交错源

对象信息）

插入断点

在设置寄存器，存储器条件断点，并

栈

跟踪指令执行

填充和内存转储

源代码级调试

在VisualDSP ++ IDE允许程序员定义和

管理DSP软件开发。该对话框和

属性页可以让程序员配置和管理所有

的ADSP- 218xN的开发工具，包括

语法突出显示在VisualDSP ++编辑器。这capa-

相容性如何控制开发工具流程的输入和

产生输出。

在ADSP- 2189M EZ -KIT精简版为开发者提供

以具有成本效益的方法的初步评价

强大的ADSP- 218xN DSP系列架构。该

ADSP- 2189M EZ -KIT精简版包括一个独立的ADSP-

2189M DSP板支持的评估套件

VisualDSP ++的。有了这个EZ -KIT精简版，用户可以了解

关于DSP的硬件和软件的开发和评估显

吃了ADSP- 218xN系列的潜在应用。该

ADSP- 2189M EZ -KIT精简版提供了一个评估套件

在VisualDSP ++的开发环境

C编译器，汇编器和链接器。在DSP的大小

erxecutable可以使用EZ -KIT精简版工具是建

仅限于8K字。

–2–

第0版

设备

ADSP-2184N

ADSP-2185N

ADSP-2186N

ADSP-2187N

ADSP-2188N

ADSP-2189N

ADSP - 218xN系列成员结合ADSP -2100

家庭的基础架构（三个计算单元，数据

地址生成器，和一个程序定序器）具有两个

串行端口，一个16位内部DMA端口，一个字节DMA端口，

可编程定时器， I / O标志，广泛的中断capa-

bilities和片内程序存储器和数据存储器。

ADSP - 218xN系列成员集成多达256K字节

片上存储器配置为高达48K字（24位）的

的程序RAM和最多数据的56K字（ 16位）的

内存。掉电电路还设置来满足

低功耗需要电池供电的便携式设备。

在ADSP - 218xN是采用100引脚LQFP封装

和144球的Mini- BGA 。

制作高速，低功率， 0.18微米CMOS

过程中， ADSP- 218xN系列成员与操作

12.5 ns指令周期时间。可以在每个指令

在单个处理器周期内执行。

在ADSP- 218xN的灵活架构和comprehen-

西伯指令集使所述处理器执行的多个

并行操作。在一个处理器周期中， ADSP- 218xN

系列成员可以：

生成下一个程序地址

取出下一条指令

执行一个或两个数据移动

更新一个或两个数据地址指针

执行计算操作

VisualDSP ++的和EZ -KIT精简版是ADI公司的注册商标

ADSP- 218xN系列

在EZ -KIT精简版包括以下功能：

75 MHz的ADSP- 2189M

完整的16位立体声音频I / O与AD73322编解码器

RS- 232接口

用于仿真控制EZ -ICE接口

DSP示范项目

的VisualDSP评估套件++

在ADSP- 218X EZ -ICE

仿真器提供了一种更简单，

更具成本效益的方法，用于工程师开发和

优化的DSP系统，缩短产品开发

周期更快地将产品推向市场。 ADSP- 218xN系列

委员集成了片上仿真支持，采用14引脚

ICE的端口接口。该接口提供了一个简单的目标

板连接，需要更少的机械间隙

考虑比其他ADSP -2100系列EZ-内燃机。

ADSP- 218xN系列成员不必从除去

目标系统时，使用EZ -ICE的，也不是任何adapt-

ERS需要。由于占地面积小的EZ -ICE CON组

接器，仿真可以在最终的董事会支持

designs.The EZ -ICE进行全方位的功能，

其中包括：

在目标运行

高达20断点

单步或全速运转

寄存器和内存值可以进行检查

而改变

PC上传和下载功能

指令级程序启动的仿真

与执行

指令完成组装和拆卸

C源代码级调试

附加信息

单元直接处理16位数据并具有规定

支持多倍计算。 ALU执行

一组标准的算术和逻辑运算;师

此外，还支持原语。 MAC完成单

周期乘法，乘法/加法和乘法/减操作

系统蒸发散与积累的40位。换档执行

逻辑和算术移位，归一化， denormaliza-

化，并从中获得指数操作。

该移位器可用于高效地实现数字

格式控制，包括多字和块浮点

点表示。

内部结果（R ）总线连接的计算

单元，使得任何单元的输出可以是任意的输入

部上的下一个周期。

一个功能强大的程序定序器和两个专用的数据

地址发生器确保有效地提供操作数为

这些计算单元。音序器支持条件

tional跳转，子程序调用，并且在一个周期内的回报。

内部循环计数器和循环堆栈， ADSP- 218xN

系列成员都执行零开销循环代码;没有

明确的跳转指令都需要保持环路。

两个数据地址产生器（ DAG）的规定地址

同时双取操作数（从数据存储器和

程序存储器）。每个DAG维护和更新4

地址指针。每当指针被用来访问

数据（间接寻址），它是后修饰的值

一个四个可能的修改寄存器。长度值可能

与每个指针相关联，以实现自动

模寻址的循环缓冲区。

五内部总线提供高效的数据传输：

程序存储器地址（ PMA ）巴士

程序存储器数据（ PMD ）巴士

数据存储器地址（ DMA ）总线

数据存储器数据（ DMD ）巴士

结果（R ）总线

两个地址总线（ PMA和DMA）的共享单个

外部地址总线，允许存储器被扩展摘

芯片，并在两个数据总线（ PMD和DMD）共享一个

单个外部数据总线。字节的存储空间和I / O

存储空间也有着外部总线。

程序存储器可存储指令和数据， per-

mitting ADSP - 218xN系列成员中取出两个能操作

ANDS在一个周期内，一个来自程序存储器和一个

从数据存储器中。 ADSP - 218xN系列的成员可以提取

从程序存储器中的操作数和执行下一条指令

在相同的周期。

代替的地址和数据总线的外部存储器

连接， ADSP- 218xN系列成员可以是config-

置的16位内部DMA端口（ IDMA口）连接

化到外部系统。该IDMA口由16

本数据手册提供了ADSP-的一般概述

218xN系列功能。有关的其他信息

处理器的体系结构和指令集，参阅

对

ADSP- 218X DSP硬件参考

和

ADSP-

218X DSP指令集。

体系结构概述

在ADSP- 218xN系列指令集提供了灵活

数据移动和多功能（具有一个或两个数据移动

一计算）的说明。每个指令可以exe-

cuted在单个处理器周期。在ADSP- 218xN assem-

布莱语言使用代数语法，易于编码和

可读性。一套全面的开发工具，支持

接口程序开发。

的功能方框图，是一个整体的框图

在ADSP - 218xN系列。该处理器包含三个IN-

相关计算单元： ALU ，乘法器/

累加器（MAC）和移位器。计算

EZ -ICE是ADI公司的注册商标。

第0版

–3–

ADSP- 218xN系列

数据/地址管脚和5个控制引脚。该IDMA口

提供透明的，直接访问DSP的片上

程序和数据RAM 。

以低成本字节宽的存储器的接口是由提供

该字节DMA端口（ BDMA端口）。该BDMA端口

双向的，最多可以直接解决四兆字节

外部RAM或ROM片外存储方案

叠加层或数据表。

该字节的内存和I / O存储空间的接口支持

缓慢的记忆，并与I / O内存映射的外设

可编程等待状态的产生。外部设备可以

获得的外部总线与总线请求/准许信号控制

（ BR ， BGH和BG ）。一个执行模式（进入模式）

允许ADSP- 218xN继续从芯片上运行

内存。正常执行模式要求所述处理器

暂停而巴士理所当然的。

ADSP - 218xN系列的成员可以到11间回应

中断产生。可以有多达6个外部中断（ 1边沿

敏感的两电平敏感，和三个可配置）和

由定时器产生7个内部中断，串行

端口（体育），该字节DMA端口，并且在掉电

电路。还有一个主复位信号。两

串行端口提供完整的同步串行接口

具有可选扩以硬件和各种各样

有框或无框的数据发送和接收方式

操作。

每个端口都可以产生内部可编程串行

时钟或接受外部串行时钟。

ADSP - 218xN系列的成员提供多达13中普通

目的标志引脚。在数据输入和输出引脚

SPORT1可以交替配置为输入标志

和一个输出的标志。此外，8个标志是可编程

BLE为输入或输出，以及三个标志总是输。

可编程间隔定时器产生周期性的接口

中断产生。 16位计数寄存器（ TCOUNT ）递减

每n个处理器周期，其中n是存储在一个定标度值

在一个8位寄存器（ TSCALE ）。当计数的值

寄存器为零时，产生一个中断，并且

计数寄存器是从一个16位周期寄存器重新装载

（ TPERIOD ）。

串口

运动具有独立的帧的接收和

传输部分。在无框模式下运行部分或

用内部或外部帧同步信号

产生的。帧同步信号是高有效或倒置，

有两种脉冲宽度和时间安排。

运动支持的串行数据字长度为3

16位，并提供可选的A律和

μ律

compand-

荷兰国际集团，根据CCITT建议G.711 。

体育接收和发射部分可以生成

在完成一个数据字传输独特的中断。

运动可以接收和发送整个循环缓冲区

的只有一个，每个数据字的开销周期的数据。一

中断后一个数据缓冲区传输生成的。

SPORT0具有多接口选择

接收和发送一个24或32个字，时分mul-

tiplexed ，串行比特流。

SPORT1可以被配置为具有两个外部接口

中断产生（ IRQ0和IRQ1 ）和FI和FO的信号。该

内部产生串行时钟仍有可能在这个使用

配置。

引脚说明

ADSP- 218xN系列成员是在一个100引脚可用

LQFP封装和144球的Mini- BGA封装。为了

要保持最大的功能，减少封装尺寸

和引脚数，某些串行端口，可编程标志，跨

中断和外部总线引脚具有双重，多重功能 -

先进而精湛。外部总线引脚复位期间配置

只是，当串口引脚可通过软件设置中

程序的执行。标志和中断功能

在复用引脚同时保留。的情况下

引脚的功能是可重新配置的，默认状态显示

在以纯文本格式

表2

而另一种功能

所示

斜体。

ADSP - 218xN系列成员包含两个完整的

同步串行端口（ SPORT0和SPORT1 ）串行

通信和多机通信。

以下是对ADSP-的功能的简短列表

218xN运动。有关串行附加信息

口，指的是

ADSP- 218X DSP硬件参考。

运动是双向的，有一个独立的，双

缓冲的发射和接收部分。

运动可以使用外部串行时钟或生成的

内部的串行时钟。

–4–

第0版

ADSP- 218xN系列

表2.共模引脚

引脚名称

＃针脚

I / O

功能

RESET

BGH

DMS

PMS

IOMS

血粉

CMS

IRQ2

PF7

IRQL1

PF6

IRQL0

PF5

IRQE

PF4

方式D

PF3

方式C

PF2

模式B

PF1

模式A

PF0

CLKIN

XTAL

CLKOUT

SPORT0

SPORT1

IRQ1-0 ， FI ， FO

PWD

PWDACK

FL0 ， FL1，FL2

DDINT

DDEXT

GND

DDINT

DDEXT

GND

EZ-端口

中断/标志

I / O

处理器复位输入

总线请求输入

格兰特总线输出

公交格兰特洪输出

数据存储器选择输出

程序存储器选择输出

内存选择输出

字节的存储器选择输出

内存组合选择输出

存储器读使能输出

内存写使能输出

边沿或电平敏感中断请求

可编程I / O引脚

电平触发中断请求

可编程I / O引脚

电平触发中断请求

可编程I / O引脚

边沿触发的中断请求

可编程I / O引脚

只有模式选择输入，经过复位期间

可编程I / O引脚在正常操作

只有模式选择输入，经过复位期间

可编程I / O引脚在正常操作

只有模式选择输入，经过复位期间

可编程I / O引脚在正常操作

只有模式选择输入，经过复位期间

可编程I / O引脚在正常操作

时钟输入

石英晶体输出

处理器时钟输出

串行端口I / O引脚

边沿或电平敏感中断， FI ， FO

关断控制输入

掉电确认控制输出

输出FL AGS

内部V

（ 1.8 V）功率（ LQFP ）

外部V

（ 1.8 V ， 2.5 V ， 3.3 V）功率（ LQFP ）

地（ LQFP ）

内部V

（ 1.8 V）功率（小型BGA ）

外部V

（ 1.8 V ， 2.5 V ， 3.3 V）功率（迷你型

BGA ）

地面（迷你BGA ）

对于使用仿真

引脚保留这两种功能同时使用。如果IMASK被设置为使能相应的中断时，DSP将

跳转到相应的中断向量地址时，该引脚被置位，或者通过外部设备或设置为可编程

FL AG 。

由DSP系统控制寄存器决定SPORT CON组fi guration 。软件CON连接可配置。

第0版

–5–

性能特点

12.5 ns指令周期时间@ 1.8 V （内部）， 80 MIPS

持续性能

单周期指令执行

单周期上下文切换

三总线结构允许双操作数的获取

每个指令周期

多功能指令

省电模式，具有低待机CMOS

功耗与200 CLKIN周期恢复

从休眠状态

在空闲模式下功耗低

集成功能

ADSP- 2100系列代码兼容（易于使用

代数语法），与指令集扩展

高达256K字节的片内RAM ，配置为

高达48K字的程序存储器RAM

高达56K字的数据存储器RAM

双用程序存储器的指令和

数据存储

独立的ALU ，乘法器/累加器和桶

移位计算单元

两个独立的数据地址发生器

功能强大的程序定序器提供零开销

循环条件指令执行

微电脑DSP

ADSP- 218xN系列

可编程的16位间隔定时器预分频器

100引脚LQFP和144球的Mini- BGA

系统界面功能

灵活的I / O允许1.8 V ， 2.5 V或3.3 V操作

所有的输入耐受高达3.6 V无论模式

16位内部DMA端口的高速接入到片

片上存储器（模式选择）

4M字节的存储器接口数据表存储

并计划叠加（模式选择）

8位DMA ，以字节存储器的透明程序和

数据存储传输（模式可选择）

可编程存储器DQS和独立的I / O

存储空间允许的“无缝”系统设计

可编程等待状态产生

两个双缓冲串行端口与扩

硬件和自动数据缓冲

片内程序存储器的自动引导

字节宽度的外部存储器，如EPROM ，或通过

内部DMA端口

六个外部中断

13可编程标志引脚提供灵活的系统

信号

UART通过仿真软件SPORT

侦察组fi guration

ICE端口仿真器接口支持调试中

最后系统

功能框图

掉电

控制

完整的内存模式

内存

数据地址

发电机

DAG1

DAG2

节目

SEQUENCER

节目

内存

最多

48K 24位

数据

内存

最多

56K 16位

可编程

I / O

和

FL AGS

外

地址

公共汽车

外

数据

公共汽车

字节DMA

调节器

外

数据

公共汽车

定时器

国内

DMA

PORT

主机模式

HIP

插件

BLO

程序存储器地址

内存

IAG

数据存储器地址

程序存储器数据

数据存储器数据

ERE

运算单元

ALU

苹果

移

串口

SPORT0

SPORT1

ADSP -2100 BASE

架构

ICE端口是ADI公司的商标。

第0版

信息ADI公司提供的被认为是准确和可靠

能。但是，没有责任承担由Analog Devices供其使用，

也不对第三方专利或其他权利的任何侵犯的可能

导致其使用。没有获发牌照以暗示或以其他方式

ADI公司的任何专利或专利权。

一个科技路，邮政信箱9106 ，诺伍德，MA 02062-9106 ， USA

联系电话： 781 / 329-4700

http://www.analog.com

传真： 781 / 326-8703

ADI公司， 2001

ADSP- 218xN系列

概述

这发生时，处理器继续到：

接收并通过两个串行端口传输数据

接收和/或通过发送数据

内部DMA端口

接收和/或通过字节DMA端口发送数据

递减计时器

开发系统

在ADSP- 218xN系列包括六个单芯片微

电脑的数字信号处理应用的优化

系统蒸发散。对于在ADSP- 218xN高级别框图

系列成员出现在前页。所有系列

成员是引脚兼容，并通过单独区分

的片上SRAM的量。这个特征，并结合

ADSP- 21xx系列代码兼容，提供了大量的

灵活的设计决定。具体的家庭成员

示于

表1中。

表1. ADSP- 218xN DSP单片机系列

节目

内存

（ K字）

数据存储器

（ K字）

ADI公司的广泛的软件和硬件

开发工具支持ADSP - 218xN系列。该

DSP工具包括一个集成开发环境，

评估套件，以及一个串口仿真程序。

的VisualDSP ++ 是一个集成开发环境，

允许快速和简单的开发，调试和部署

换货。在VisualDSP ++项目管理环境

让程序员开发和调试应用程序。这

环境包括一个易于使用的汇编程序是基于

代数语法;一个归档器（库/库集结

ER ） ;的连接体;一个PROM分离器实用工具;一个周期精确，

指令级模拟器; C编译器;和C运行时

库

包括DSP和数学函数。

调试用C和汇编程序

VisualDSP ++的调试器，程序员可以：

查看混合C和汇编代码（交错源

对象信息）

插入断点

在设置寄存器，存储器条件断点，并

栈

跟踪指令执行

填充和内存转储

源代码级调试

在VisualDSP ++ IDE允许程序员定义和

管理DSP软件开发。该对话框和

属性页可以让程序员配置和管理所有

的ADSP- 218xN的开发工具，包括

语法突出显示在VisualDSP ++编辑器。这capa-

相容性如何控制开发工具流程的输入和

产生输出。

在ADSP- 2189M EZ -KIT精简版为开发者提供

以具有成本效益的方法的初步评价

强大的ADSP- 218xN DSP系列架构。该

ADSP- 2189M EZ -KIT精简版包括一个独立的ADSP-

2189M DSP板支持的评估套件

VisualDSP ++的。有了这个EZ -KIT精简版，用户可以了解

关于DSP的硬件和软件的开发和评估显

吃了ADSP- 218xN系列的潜在应用。该

ADSP- 2189M EZ -KIT精简版提供了一个评估套件

在VisualDSP ++的开发环境

C编译器，汇编器和链接器。在DSP的大小

erxecutable可以使用EZ -KIT精简版工具是建

仅限于8K字。

–2–

第0版

设备

ADSP-2184N

ADSP-2185N

ADSP-2186N

ADSP-2187N

ADSP-2188N

ADSP-2189N

ADSP - 218xN系列成员结合ADSP -2100

家庭的基础架构（三个计算单元，数据

地址生成器，和一个程序定序器）具有两个

串行端口，一个16位内部DMA端口，一个字节DMA端口，

可编程定时器， I / O标志，广泛的中断capa-

bilities和片内程序存储器和数据存储器。

ADSP - 218xN系列成员集成多达256K字节

片上存储器配置为高达48K字（24位）的

的程序RAM和最多数据的56K字（ 16位）的

内存。掉电电路还设置来满足

低功耗需要电池供电的便携式设备。

在ADSP - 218xN是采用100引脚LQFP封装

和144球的Mini- BGA 。

制作高速，低功率， 0.18微米CMOS

过程中， ADSP- 218xN系列成员与操作

12.5 ns指令周期时间。可以在每个指令

在单个处理器周期内执行。

在ADSP- 218xN的灵活架构和comprehen-

西伯指令集使所述处理器执行的多个

并行操作。在一个处理器周期中， ADSP- 218xN

系列成员可以：

生成下一个程序地址

取出下一条指令

执行一个或两个数据移动

更新一个或两个数据地址指针

执行计算操作

VisualDSP ++的和EZ -KIT精简版是ADI公司的注册商标

ADSP- 218xN系列

在EZ -KIT精简版包括以下功能：

75 MHz的ADSP- 2189M

完整的16位立体声音频I / O与AD73322编解码器

RS- 232接口

用于仿真控制EZ -ICE接口

DSP示范项目

的VisualDSP评估套件++

在ADSP- 218X EZ -ICE

仿真器提供了一种更简单，

更具成本效益的方法，用于工程师开发和

优化的DSP系统，缩短产品开发

周期更快地将产品推向市场。 ADSP- 218xN系列

委员集成了片上仿真支持，采用14引脚

ICE的端口接口。该接口提供了一个简单的目标

板连接，需要更少的机械间隙

考虑比其他ADSP -2100系列EZ-内燃机。

ADSP- 218xN系列成员不必从除去

目标系统时，使用EZ -ICE的，也不是任何adapt-

ERS需要。由于占地面积小的EZ -ICE CON组

接器，仿真可以在最终的董事会支持

designs.The EZ -ICE进行全方位的功能，

其中包括：

在目标运行

高达20断点

单步或全速运转

寄存器和内存值可以进行检查

而改变

PC上传和下载功能

指令级程序启动的仿真

与执行

指令完成组装和拆卸

C源代码级调试

附加信息

单元直接处理16位数据并具有规定

支持多倍计算。 ALU执行

一组标准的算术和逻辑运算;师

此外，还支持原语。 MAC完成单

周期乘法，乘法/加法和乘法/减操作

系统蒸发散与积累的40位。换档执行

逻辑和算术移位，归一化， denormaliza-

化，并从中获得指数操作。

该移位器可用于高效地实现数字

格式控制，包括多字和块浮点

点表示。

内部结果（R ）总线连接的计算

单元，使得任何单元的输出可以是任意的输入

部上的下一个周期。

一个功能强大的程序定序器和两个专用的数据

地址发生器确保有效地提供操作数为

这些计算单元。音序器支持条件

tional跳转，子程序调用，并且在一个周期内的回报。

内部循环计数器和循环堆栈， ADSP- 218xN

系列成员都执行零开销循环代码;没有

明确的跳转指令都需要保持环路。

两个数据地址产生器（ DAG）的规定地址

同时双取操作数（从数据存储器和

程序存储器）。每个DAG维护和更新4

地址指针。每当指针被用来访问

数据（间接寻址），它是后修饰的值

一个四个可能的修改寄存器。长度值可能

与每个指针相关联，以实现自动

模寻址的循环缓冲区。

五内部总线提供高效的数据传输：

程序存储器地址（ PMA ）巴士

程序存储器数据（ PMD ）巴士

数据存储器地址（ DMA ）总线

数据存储器数据（ DMD ）巴士

结果（R ）总线

两个地址总线（ PMA和DMA）的共享单个

外部地址总线，允许存储器被扩展摘

芯片，并在两个数据总线（ PMD和DMD）共享一个

单个外部数据总线。字节的存储空间和I / O

存储空间也有着外部总线。

程序存储器可存储指令和数据， per-

mitting ADSP - 218xN系列成员中取出两个能操作

ANDS在一个周期内，一个来自程序存储器和一个

从数据存储器中。 ADSP - 218xN系列的成员可以提取

从程序存储器中的操作数和执行下一条指令

在相同的周期。

代替的地址和数据总线的外部存储器

连接， ADSP- 218xN系列成员可以是config-

置的16位内部DMA端口（ IDMA口）连接

化到外部系统。该IDMA口由16

本数据手册提供了ADSP-的一般概述

218xN系列功能。有关的其他信息

处理器的体系结构和指令集，参阅

对

ADSP- 218X DSP硬件参考

和

ADSP-

218X DSP指令集。

体系结构概述

在ADSP- 218xN系列指令集提供了灵活

数据移动和多功能（具有一个或两个数据移动

一计算）的说明。每个指令可以exe-

cuted在单个处理器周期。在ADSP- 218xN assem-

布莱语言使用代数语法，易于编码和

可读性。一套全面的开发工具，支持

接口程序开发。

的功能方框图，是一个整体的框图

在ADSP - 218xN系列。该处理器包含三个IN-

相关计算单元： ALU ，乘法器/

累加器（MAC）和移位器。计算

EZ -ICE是ADI公司的注册商标。

第0版

–3–

ADSP- 218xN系列

数据/地址管脚和5个控制引脚。该IDMA口

提供透明的，直接访问DSP的片上

程序和数据RAM 。

以低成本字节宽的存储器的接口是由提供

该字节DMA端口（ BDMA端口）。该BDMA端口

双向的，最多可以直接解决四兆字节

外部RAM或ROM片外存储方案

叠加层或数据表。

该字节的内存和I / O存储空间的接口支持

缓慢的记忆，并与I / O内存映射的外设

可编程等待状态的产生。外部设备可以

获得的外部总线与总线请求/准许信号控制

（ BR ， BGH和BG ）。一个执行模式（进入模式）

允许ADSP- 218xN继续从芯片上运行

内存。正常执行模式要求所述处理器

暂停而巴士理所当然的。

ADSP - 218xN系列的成员可以到11间回应

中断产生。可以有多达6个外部中断（ 1边沿

敏感的两电平敏感，和三个可配置）和

由定时器产生7个内部中断，串行

端口（体育），该字节DMA端口，并且在掉电

电路。还有一个主复位信号。两

串行端口提供完整的同步串行接口

具有可选扩以硬件和各种各样

有框或无框的数据发送和接收方式

操作。

每个端口都可以产生内部可编程串行

时钟或接受外部串行时钟。

ADSP - 218xN系列的成员提供多达13中普通

目的标志引脚。在数据输入和输出引脚

SPORT1可以交替配置为输入标志

和一个输出的标志。此外，8个标志是可编程

BLE为输入或输出，以及三个标志总是输。

可编程间隔定时器产生周期性的接口

中断产生。 16位计数寄存器（ TCOUNT ）递减

每n个处理器周期，其中n是存储在一个定标度值

在一个8位寄存器（ TSCALE ）。当计数的值

寄存器为零时，产生一个中断，并且

计数寄存器是从一个16位周期寄存器重新装载

（ TPERIOD ）。

串口

运动具有独立的帧的接收和

传输部分。在无框模式下运行部分或

用内部或外部帧同步信号

产生的。帧同步信号是高有效或倒置，

有两种脉冲宽度和时间安排。

运动支持的串行数据字长度为3

16位，并提供可选的A律和

μ律

compand-

荷兰国际集团，根据CCITT建议G.711 。

体育接收和发射部分可以生成

在完成一个数据字传输独特的中断。

运动可以接收和发送整个循环缓冲区

的只有一个，每个数据字的开销周期的数据。一

中断后一个数据缓冲区传输生成的。

SPORT0具有多接口选择

接收和发送一个24或32个字，时分mul-

tiplexed ，串行比特流。

SPORT1可以被配置为具有两个外部接口

中断产生（ IRQ0和IRQ1 ）和FI和FO的信号。该

内部产生串行时钟仍有可能在这个使用

配置。

引脚说明

ADSP- 218xN系列成员是在一个100引脚可用

LQFP封装和144球的Mini- BGA封装。为了

要保持最大的功能，减少封装尺寸

和引脚数，某些串行端口，可编程标志，跨

中断和外部总线引脚具有双重，多重功能 -

先进而精湛。外部总线引脚复位期间配置

只是，当串口引脚可通过软件设置中

程序的执行。标志和中断功能

在复用引脚同时保留。的情况下

引脚的功能是可重新配置的，默认状态显示

在以纯文本格式

表2

而另一种功能

所示

斜体。

ADSP - 218xN系列成员包含两个完整的

同步串行端口（ SPORT0和SPORT1 ）串行

通信和多机通信。

以下是对ADSP-的功能的简短列表

218xN运动。有关串行附加信息

口，指的是

ADSP- 218X DSP硬件参考。

运动是双向的，有一个独立的，双

缓冲的发射和接收部分。

运动可以使用外部串行时钟或生成的

内部的串行时钟。

–4–

第0版

ADSP- 218xN系列

表2.共模引脚

引脚名称

＃针脚

I / O

功能

RESET

BGH

DMS

PMS

IOMS

血粉

CMS

IRQ2

PF7

IRQL1

PF6

IRQL0

PF5

IRQE

PF4

方式D

PF3

方式C

PF2

模式B

PF1

模式A

PF0

CLKIN

XTAL

CLKOUT

SPORT0

SPORT1

IRQ1-0 ， FI ， FO

PWD

PWDACK

FL0 ， FL1，FL2

DDINT

DDEXT

GND

DDINT

DDEXT

GND

EZ-端口

中断/标志

I / O

处理器复位输入

总线请求输入

格兰特总线输出

公交格兰特洪输出

数据存储器选择输出

程序存储器选择输出

内存选择输出

字节的存储器选择输出

内存组合选择输出

存储器读使能输出

内存写使能输出

边沿或电平敏感中断请求

可编程I / O引脚

电平触发中断请求

可编程I / O引脚

电平触发中断请求

可编程I / O引脚

边沿触发的中断请求

可编程I / O引脚

只有模式选择输入，经过复位期间

可编程I / O引脚在正常操作

只有模式选择输入，经过复位期间

可编程I / O引脚在正常操作

只有模式选择输入，经过复位期间

可编程I / O引脚在正常操作

只有模式选择输入，经过复位期间

可编程I / O引脚在正常操作

时钟输入

石英晶体输出

处理器时钟输出

串行端口I / O引脚

边沿或电平敏感中断， FI ， FO

关断控制输入

掉电确认控制输出

输出FL AGS

内部V

（ 1.8 V）功率（ LQFP ）

外部V

（ 1.8 V ， 2.5 V ， 3.3 V）功率（ LQFP ）

地（ LQFP ）

内部V

（ 1.8 V）功率（小型BGA ）

外部V

（ 1.8 V ， 2.5 V ， 3.3 V）功率（迷你型

BGA ）

地面（迷你BGA ）

对于使用仿真

引脚保留这两种功能同时使用。如果IMASK被设置为使能相应的中断时，DSP将

跳转到相应的中断向量地址时，该引脚被置位，或者通过外部设备或设置为可编程

FL AG 。

由DSP系统控制寄存器决定SPORT CON组fi guration 。软件CON连接可配置。

第0版

–5–

性能特点

12.5 ns指令周期时间@ 1.8 V （内部）， 80 MIPS的可持

tained性能

单周期指令执行

单周期上下文切换

三总线结构允许双操作数取每

指令周期

多功能指令

掉电模式，具有低CMOS待机功率耗散

而不能使从掉电200 CLKIN周期复苏

条件

在空闲模式下功耗低

微电脑DSP

ADSP- 218xN系列

系统界面功能

灵活的I / O允许1.8 V ， 2.5 V或3.3 V操作

所有的输入耐受高达3.6 V无论模式

16位内部DMA端口高速访问片上

内存（模式可选）

用于存储数据的表和亲的4M字节的存储器接口

克叠加（模式选择）

8位DMA ，以字节内存透明的程序和数据

内存传输（模式可选）

可编程存储器DQS和独立的I / O存储器

空间允许的“无缝”系统设计

可编程等待状态产生

与扩硬件两个双缓冲串行端口

和自动数据缓冲

从字节 - 自动启动片内程序存储器

宽度的外部存储器中，例如EPROM，或通过

内部DMA端口

六个外部中断

13可编程标志引脚提供灵活的系统信号

UART通过仿真软件SPORT重构

ICE端口仿真器接口支持调试决赛

系统

集成功能

ADSP -2100系列代码兼容（易于使用的代数

语法），与指令集扩展

到的片上RAM 256K字节，用于

高达48K字的程序存储器RAM

高达56K字的数据存储器RAM

双用程序存储器的指令和

数据存储

独立的ALU ，乘法器/累加器和桶形移位器

计算单位

两个独立的数据地址发生器

功能强大的程序定序器提供零开销LOOP-

荷兰国际集团有条件的指令执行

可编程的16位间隔定时器预分频器

100引脚LQFP封装和144焊球BGA

PO宽屏E R- DO WN

ONTR 0 1

富升L M EM R M O对D E

M EM或Y

D A T A一D D RES S

摹ENERAT OR 5

D A G1

AG2

PROG RAM

SEQ ü ENCER

PRO GRA M

ME M ORY

最多

48K

24 -B IT

D A TA

ME M ORY

最多

56K

16 -B IT

PROG RA MM ABL ê

I / O

和

F LA GS

EX TE RNAL

广告，D R ES s

公共汽车

EX TE RNAL

D A TA

公共汽车

BY TE DM一

C ON牛逼 OLL ER

EX TE RNAL

D A TA

公共汽车

牛逼IM ER

INTER为Na L

DMA

P ORT

OS Tm值OD ê

P ，R 0 GR一个M M EM R AD ，D R ES S

ATA M EM RY A D ，D R ES S

PR GRAM M EMO R数据

DA TA M E M或Y DA TA

A R ITH M ETIC联合国及其

一个LU

苹果

秒H IFTE

S ER IAL PO TS

S上电复位T0

斯波尔牛逼1

一个DS P -2100 B为E

一个RC h拍摄EC牛逼UR ê

图1.功能框图

ICE端口是ADI公司的商标。

REV 。一

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个科技路，邮政信箱9106 ，诺伍德，MA 02062-9106 USA

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

ADSP-218xN

概述................................................ 3

体系结构概述........................................... 3

操作模式.............................................. 5

中断................................................. .......... 5

低功耗工作............................................ 6

系统接口................................................ 7 ...

复位................................................. ................. 8

电源................................................ 8 .....

内存架构............................................ 9

总线请求和总线授权................................... 14

标志I / O引脚............................................. ........ 15

指令集的说明................................... 15

开发系统........................................... 15

附加信息........................................ 17

引脚说明................................................ .... 18

内存接口引脚......................................... 19

终止未使用引脚..................................... 19

规格................................................. ....... 22

推荐工作条件...................... 22

电气特性....................................... 22

绝对最大额定值.................................. 23

ESD敏感度................................................ ... 23

ESD保护二极管.......................................... 24

功耗............................................... 24

环境条件.................................... 25

测试条件................................................ 25 ..

时序规格.......................................... 26

LQFP封装引脚.......................................... 40

BGA封装引脚........................................... 42

外形尺寸............................................... 45

表面贴装设计.......................................... 46

订购指南................................................ ..... 47

修订历史

8月6日 - 修订版。 0到版本A

其他格式的更新..........................通用

应用更正或附加信息：

时钟信号................................................ 8 .......

外部晶体连接.................................. 8

ADSP - 2185内存架构............................ 9

电气特性....................................... 22

绝对最大额定值................................... 23

ESD保护二极管.......................................... 24

存储器读................................................ ..... 31

存储器写................................................ .... 32

串行端口................................................ ........ 33

外形尺寸............................................. 45

订购指南................................................ .. 47

版本A |

第2页：48 |

2006年8月

ADSP-218xN

概述

在ADSP- 218xN系列包括六个单芯片microcom-

计算机进行数字信号处理的应用进行了优化。该

对于在ADSP- 218xN系列部件的高层框图

看来先前的页面上。所有系列成员的引脚的COM

兼容，并且由片上的量单独区分

SRAM 。这个特征，并结合ADSP- 21xx系列代码compati-

相容性，提供了很大的设计决策的灵活性。

特定的家庭成员示于

表1中。

表1. ADSP- 218xN DSP单片机系列

设备

ADSP-2184N

ADSP-2185N

ADSP-2186N

ADSP-2187N

ADSP-2188N

ADSP-2189N

程序存储器

（ K字）

数据存储器

（ K字）

接收和/或通过字节DMA端口发送数据

递减计时器

体系结构概述

在ADSP- 218xN系列指令集提供了灵活的数据

移动和多功能（一个或两个数据移动用的COM

putation ）指令。每一个指令可以在一个被执行

单个处理器周期。在ADSP- 218xN汇编语言

使用代数语法，易于编程和可读性的。一

一套全面的开发工具支持计划

发展。

的功能框图中是一个整体框图

ADSP - 218xN系列。该处理器包含三个独立

计算单元： ALU ，乘法器/累加器

（MAC）和移位器。该计算单元处理的16位

数据直接有规定，支持多倍

计算。 ALU执行一套标准的算术

和逻辑运算;此外，还支持分裂原语。该

MAC执行单周期乘法，乘法/加法和多

层/减法运算与积累的40位。该转换器

执行逻辑和算术移位，归一化， denor-

malization ，并从中获得指数操作。

该移位器可用于高效地实现数字格式

控制，包括多字和块浮点

交涉。

内部结果（R ）总线连接的计算单元，以

的任何单元的输出可以是任何单元上的输入

下一个周期。

一个功能强大的程序定序器和两个专用的数据地址

发电机确保有效地提供操作数的这些compu-

tational单位。音序器支持条件跳转，

子程序调用，并且在一个周期内的回报。内部

循环计数器和循环堆栈， ADSP - 218xN系列成员

零开销执行循环代码;没有明确的跳跃

指令都需要保持环路。

两个数据地址产生器（ DAG）的规定地址

同时双取操作数（从数据存储器和亲

程序存储器）。每个DAG维护和更新四个地址

指针。每当指针用于访问数据（间接

寻址），它是后修饰通过四个possi-之一的值

竹叶提取修改寄存器。长度值可以与每个相关联

指针实现自动模寻址

循环缓冲区。

五内部总线提供高效的数据传输：

程序存储器地址（ PMA ）巴士

程序存储器数据（ PMD ）巴士

数据存储器地址（ DMA ）总线

数据存储器数据（ DMD ）巴士

结果（R ）总线

ADSP - 218xN系列成员结合ADSP- 2100系列

基础架构（三个计算单元，数据地址gen-

erators ，和一个程序定序器）与两个串行端口，一个16位

内部DMA端口，一个字节DMA端口，一个可编程计时器，

I / O标志，广泛的中断功能，以及片上程序

和数据存储器。

ADSP - 218xN系列成员集成多达256K字节的导通

芯片存储器配置为高达亲的48K字（24位）

克的RAM ，以及高达数据RAM的56K字（ 16位）。电源 -

断电路还设置来满足低功率需求

电池供电的便携式设备。在ADSP- 218xN是

采用100引脚LQFP封装和144焊球BGA 。

制作高速，低功率， 0.18微米CMOS工艺，

ADSP - 218xN系列成员12.5 ns指令进行操作

周期时间。每一个指令可以在一个亲执行

处理器周期。

在ADSP- 218xN灵活的架构和全面的

指令集使所述处理器执行的多个操作

系统蒸发散并联。在一个处理器周期中， ADSP- 218xN系列

成员可以：

生成下一个程序地址

取出下一条指令

执行一个或两个数据移动

更新一个或两个数据地址指针

执行计算操作

这发生时，处理器继续到：

接收并通过两个串行端口传输数据

接收和/或通过内部传送数据

DMA端口

版本A |

第3页：48 |

2006年8月

ADSP-218xN

两个地址总线（ PMA和DMA）的共享单个外部

地址总线，从而使存储器进行片外扩展，并且

2条数据总线（ PMD和DMD）共享一个外部数据

总线。字节的存储空间和I / O内存空间，也分享

外部总线。

程序存储器可存储指令和数据，可准许

婷ADSP - 218xN系列的成员来获取在两个操作数

单曲循环，一个来自程序存储器和一个与数据

内存。 ADSP - 218xN系列的成员能够获取一个操作数

从程序存储器中的下一个指令

同样的周期。

代替的地址和数据总线的外部存储器连接

灰， ADSP- 218xN系列成员可为16位被配置

内部DMA端口（ IDMA端口）连接到外部系

TEMS 。的IDMA端口是由16个数据/地址管脚和

五个控制引脚。该IDMA端口提供透明的，直接的

访问DSP的片内程序和数据RAM 。

以低成本字节宽的存储器的接口是由提供

字节DMA端口（ BDMA端口）。该BDMA端口是双向的

并能直接寻址高达四兆字节的外部RAM

或ROM片外存储器的程序覆盖或数据表。

该字节的内存和I / O存储空间的接口支持

缓慢的回忆和亲的I / O内存映射的外设

可编程等待状态的产生。外部设备可以得到

外部总线与总线请求/准许信号（ BR控制，

BGH和BG ）。一个执行模式（进入模式）可以让

ADSP- 218xN继续从片上内存中运行。去甲

发作执行模式需要处理器来制止，而公交车

是理所当然的。

ADSP - 218xN系列的成员能够应对11中断。

可以有多达6个外部中断（一边缘敏感，

二级敏感，和三个可配置）和7个内部

中断由定时器产生时，串行端口（体育），则

BDMA端口，并且掉电电路。还有一种主

器复位信号。这两个串行端口提供完整的

在硬件选配扩同步串行接口

洁具及各种有框或无框的数据传输的

和接收操作模式。

每个端口可以产生内部可编程串行时钟或

接受外部串行时钟。

ADSP - 218xN系列的成员提供多达13个通用

标志引脚。上SPORT1的数据输入和输出引脚可以是

交替配置为输入标志和输出标志。在

此外，8个标志是可编程为输入或输出，并且

三旗总是输。

可编程间隔定时器产生周期性的中断。一

16位计数寄存器（ TCOUNT ）递减每n处理器

周期，其中n是存储在一个8位寄存器中的一个定标度值

（ TSCALE ）。当计数寄存器中的值达到零时，

产生一个中断，并且计数寄存器从重新加载

16位周期寄存器（ TPERIOD ）。

串口

ADSP - 218xN系列成员包含两个完整的同步

异步的串行端口（ SPORT0和SPORT1 ）串行

通信和多机通信。

以下是的ADSP- 218xN的功能的简短列表

运动。有关串行端口的更多信息，请参阅

ADSP- 218X DSP硬件参考。

运动是双向的，有一个独立的，双

缓冲的发射和接收部分。

运动可以使用外部串行时钟或生成的

内部的串行时钟。

运动具有独立的帧的接收和

传输部分。部分在无框模式或运行

在内部或外部gen-帧同步信号

产生的。帧同步信号是高有效或反转，以

两种脉冲宽度和时间安排。

运动支持的串行数据字长3位

16位，并提供可选的A律和

μ律

扩，

根据CCITT建议G.711 。

SPORT接收和发送部分可以生成唯一

中断在完成一个数据字的传输。

运动可以接收和发送整个循环缓冲区

的只有一个，每个数据字的开销周期的数据。一

中断后一个数据缓冲区传输生成的。

SPORT0有一个多通道的接口有选择的接收

并发送一个24字或者32个字，时分多

路开关连接，串行比特流。

SPORT1可以被配置为具有两个外部中断

（ IRQ0和IRQ1 ）和FI和FO的信号。国内

产生串行时钟仍有可能在这个使用

配置。

版本A |

第4页：48 |

2006年8月

ADSP-218xN

操作模式

操作ADSP- 218xN系列的模式出现在

表2中。

表2.工作模式

方式D

方式C

模式B

模式A

引导方法

BDMA功能用于从字节内存中加载的网络连接第一个32个程序存储字

空间。程序执行都将延迟到所有32个字已经被加载。芯片

配置完全内存模式。

没有出现自动开机操作。程序开始执行时的外部存储器

位置0芯片配置在全部内存模式。 BDMA仍然可以使用，但

处理器不会自动使用或等待这些操作。

BDMA功能用于从字节内存中加载的网络连接第一个32个程序存储字

空间。程序执行都将延迟到所有32个字已经被加载。芯片

配置为主机模式。 IACK具有有源下拉。（需要产生额外的硬件。）

IDMA功能用于根据需要加载任何内部存储器。程序执行时举行

关断状态直到主机写入到内部程序存储器0芯片被配置在

主机模式。 IACK具有有源下拉。

BDMA功能用于从字节内存中加载的网络连接第一个32个程序存储字

空间。程序执行都将延迟到所有32个字已经被加载。芯片

配置为主机模式; IACK需要外部上拉了下来。（需要产生额外

硬件）。

IDMA功能用于根据需要加载任何内部存储器。程序执行时举行

关断状态直到主机写入到内部程序存储器0芯片被配置在

主机模式。 IACK需要外部上拉了下来。

作为标准的操作设置。使用这些骗子网络gurations可以更轻松地设计和更好的内存管理。

设置内存模式

对于ADSP- 218xN系列内存模式做出选择

芯片复位期间，通过使用模式C脚。该引脚

复用DSP的PF2引脚，所以，必须注意在

模式选择是如何制造。所述两种方法来选择

模式C的值是主动和被动。

当连接到一个三可编程标志作为一个输出

声明的缓冲区。这确保了销将在一个恒定地保持

电平，并且不会振荡应的三态驱动器的平

徘徊在逻辑切换点。

IDMA ACK配置

模式D = 0，在主机模式： IACK是一个积极的推动信号

并且不能是“线或运算。 ”模式D = 1，并且在主机模式下：

IACK是一个开漏，需要一个外部上拉下来，但

多IACK引脚可以“线或”运算在一起。

被动配置

被动配置涉及使用上拉或上拉

下拉电阻连接到C模式引脚。为了尽量减少电源

消耗，或者如果PF2引脚被用作输出

DSP应用程序，一个弱上拉或下拉电阻，上

顺序为10kΩ ，都可以使用。此值应足以

拉销到所需的水平，仍然允许引脚工作

如无不当应变可编程标志输出上亲

处理器的输出驱动器。最低功耗

在断电期间， PF2重新配置为输入，作为上拉

或下拉电阻将持有的引脚处于已知状态，

并不会切换。

中断

中断控制器允许处理器的回应

11可能的中断和复位以最小的开销。

ADSP - 218xN系列的成员提供了四个专门的外部

中断输入引脚： IRQ2 ， IRQL0 ， IRQL1和IRQE （共享

与PF7-4引脚）。此外， SPORT1可以reconfig-

置的为IRQ0 ， IRQ1 ， FI ，以及FO ，共计六个外部的

中断。在ADSP- 218xN还支持内部中断

从计时器，字节DMA端口，两个串行端口，软

洁具，并且掉电控制电路。中断级别

在内部优先并单独屏蔽（除

断电和复位）。在IRQ2 ， IRQ0 ， IRQ1和输入引脚

可以被编程为电平触发或边沿触发。 IRQL0

和IRQL1是电平敏感和IRQE是边沿敏感。该

所有中断的优先级和向量地址如图

表3中。

主动配置

主动配置包括使用三态克斯特的

最终驱动程序连接到C模式引脚。一个驱动器的输出

使应该连接到DSP的复位信号，使得

它只驱动PF2引脚复位时有效（低）。当

复位失效，驾驶员应三态，从而

从而充分利用PF2引脚用作输入或输出。对

尽量减少在掉电模式下的功耗，配置

版本A |

第5页：48 |

2006年8月