a
特点
性能
25 ns指令周期时间40 MIPS持续
性能
单周期指令执行
单周期上下文切换
三总线结构允许双操作数的获取
每个指令周期
多功能指令
省电模式，具有低待机CMOS
功耗从100周期恢复
休眠状态
在空闲模式下功耗低
积分
ADSP- 2100系列代码兼容，与指令
扩展集
40K字节的片内RAM ，配置为
8K字片内程序存储器和RAM
8K字片内数据存储器RAM
两用程序存储器的两个指令
和数据存储
独立的ALU ，乘法器/累加器和桶
移位计算单元
两个独立的数据地址发生器
功能强大的程序定序器提供
零开销循环条件指令
执行
可编程的16位间隔定时器预分频器
100引脚LQFP和144球的Mini- BGA
系统接口
16位内部DMA端口的高速接入
片上存储器（模式选择）
对于数据的存储4M字节字节的存储器接口
表格和程序叠加
8位DMA ，以字节存储器的透明程序
和数据存储器之间的传输（模式可选择）
I / O内存接口与2048位置支座
并行外设（模式选择）
可编程存储器DQS和独立的I / O存储器
空间允许的“无缝”系统设计
（模式选择）
可编程等待状态产生
两个双缓冲串行端口与扩
硬件和自动数据缓冲
数据地址
发电机
DAG DAG 1 2
节目
SEQUENCER
微电脑DSP
ADSP-2186
功能框图
掉电
控制
内存
8K 24
节目
内存
8K 16
数据
内存
可编程
I / O
和
FL AGS
MEMORY FULL
模式
外
地址
公共汽车
外
数据
公共汽车
字节DMA
调节器
程序存储器地址
数据存储器地址
程序存储器数据
OR
数据存储器数据
外
数据
公共汽车
运算单元
ALU
苹果
移
串口
SPORT 0
体育1
定时器
国内
DMA
PORT
主机模式
ADSP -2100 BASE
架构
片内程序存储器的自动引导
字节宽度的外部存储器，例如EPROM或
通过内部DMA端口
六个外部中断
13可编程标志引脚提供灵活的系统
信号
UART通过仿真软件SPORT重构
ICE端口仿真器接口支持调试
在最后的系统
概述
在ADSP- 2186是针对单片机优化
数字信号处理（DSP）以及其他高速数字
处理应用。
在ADSP- 2186结合了ADSP- 2100系列的基础架构设计师用手工
tecture （三个计算单元，数据地址生成器和
程序定序器）与两个串行端口，1个16位内部
DMA端口，一个字节DMA端口，一个可编程计时器，标志I / O，
广泛的中断功能和片上的程序和数据
内存。
在ADSP- 2186集成40K字节的片上存储器的CON-
想通作为程序RAM 8K字（ 24位）和8K字
（ 16位）数据RAM 。掉电电路也被提供给
满足电池供电的便携设备，低功耗需求
换货。在ADSP - 2186可在100引脚LQFP封装，
144球的Mini- BGA封装。
此外， ADSP- 2186支持新的指令，
包括位操作位设置，位清除，位切换，位测试 -
新的ALU常数，新的乘法指令（x平方） ，
偏置舍入，导致自由ALU运算， I / O存储器传输
FERS和全局中断屏蔽，以提高灵活性。
ICE端口是ADI公司的商标。
所有商标均为其各自所有者的财产。
版本B
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 2001
ADSP-2186
制作高速，双金属，低功耗，CMOS
过程中， ADSP- 2186的工作，有25 ns指令周期
时间。每条指令可以在一个处理器周期内执行。
在ADSP- 2186的灵活的架构和全面
指令集使所述处理器执行的多个操作
系统蒸发散并联。在一个处理器周期中，ADSP- 2186可以：
生成下一个程序地址
取出下一条指令
执行一个或两个数据移动
更新一个或两个数据地址指针
执行计算操作
这发生时，处理器继续到：
接收并通过两个串行端口传输数据
接收和/或通过内部DMA端口发送数据
接收和/或通过字节DMA端口发送数据
递减计时器
开发系统
在EZ -ICE进行全方位的功能，包括：
在目标运行
高达20断点
单步或全速运转
寄存器和内存值可以检查和修改
PC上传和下载功能
指令级程序启动和执行仿真
指令完成组装和拆卸
C源代码级调试
看到设计一个EZ -ICE兼容指标体系中的
ADSP -2100系列EZ-工具手册
（ ADSP - 2181的部分） ，如
以及目标板连接器EZ -ICE探头节
本数据手册，对于EZ -ICE的确切规格
目标板的连接器。
附加信息
在ADSP -2100系列开发软件，一套完整
对软件和硬件系统开发工具，支持
端口的ADSP- 2186 。该系统集成商提供了一个高层次
方法下开发限定的系统的体系结构
换货。汇编器的代数语法，很容易
编程和调试。链接器将对象文件转换为
可执行文件。该模拟器提供了一个互动instruction-
级仿真用一个可重新配置的用户界面，以显示
硬件环境的不同部分。舞会
分路器生成PROM编程器兼容的文件。该
C编译器的基础上，自由软件基金会的GNU
C编译器，生成ADSP- 2186的汇编源代码。
源代码调试器允许程序在被纠正
在C环境下。运行时库包括超过100
ANSI标准的数学和DSP的特定功能。
在EZ -KIT精简版是一个硬件/软件套件提供了一个完整的
对于ADSP- 218X系列的开发环境：一个ADSP-
218X型评估板与PC机监控软件加
汇编器，链接器，模拟器和PROM分配器软件。该
ADSP- 218X EZ -KIT精简版是一个低成本，易于使用的硬件
平台上，您可以快速开始使用DSP
软件设计。在EZ -KIT精简版包括以下功能：
75 MHz的ADSP- 2189M
完整的16位立体声音频I / O与AD73322编解码器
RS-232接口
对于仿真器控制EZ -ICE接口
DSP演示程序
视觉DSP评估套件
本数据手册提供了ADSP - 2186的一般概述
功能。对于在建筑的其他信息，并
该处理器的指令集，指的是
ADSP- 218X DSP
硬件参考。
有关开发的更多信息
精神疾病的工具，请参考
ADSP -2100系列开发工具
数据表。
体系结构概述
在ADSP- 2186的指令集提供了灵活的数据移动
和多功能（一个或两个数据移动用的计算）
指令。每条指令可以在一个被执行
处理器周期。在ADSP- 2186汇编语言使用的
代数语法，易于编程和可读性。一个compre-
hensive的开发工具支持项目发展。
掉电
控制
数据地址
发电机
DAG DAG 1 2
内存
节目
SEQUENCER
8K 24
节目
内存
8K 16
数据
内存
可编程
I / O
和
FL AGS
MEMORY FULL
模式
外
地址
公共汽车
外
数据
公共汽车
字节DMA
调节器
程序存储器地址
数据存储器地址
程序存储器数据
OR
数据存储器数据
外
数据
公共汽车
运算单元
ALU
苹果
移
串口
SPORT 0
体育1
定时器
国内
DMA
PORT
主机模式
ADSP -2100 BASE
架构
图1.框图
在ADSP- 218X EZ -ICE仿真器辅助硬件调试 -
更改的ADSP- 2186系统。该模拟器由硬
洁具，主机驻留软件，和目标板
连接器。在ADSP - 2186集成了片上仿真支持
接口采用了14针ICE- Port接口。该接口提供了一个
简单的目标板的连接，需要更少的机械
通关方面的考虑比其他ADSP -2100系列EZ-
内燃机。在ADSP- 2186设备不需要从拆下的
目标系统使用EZ -ICE的时候，也不是任何适配器
需要的。由于占地面积小的EZ -ICE连接器，
仿真可以在最终的电路板设计的支持。
图1是在ADSP- 2186的整体框图。该
处理器包含三个独立的计算单元：
ALU，乘法器/累加器（MAC）和移位器。该
计算单元直接处理16位数据并具有provi-
sions支持多倍计算。该ALU per-
形成一组标准的算术和逻辑运算;师
此外，还支持原语。 MAC完成单周期
乘，乘/加与和乘/减运算
40位的积累。移位器执行逻辑和arith-
metic的变化，规范化，非规范化并从中获得曝光
新界东北作战。
该移位器可用于高效地实现数字
格式控制，包括多字和块浮点
交涉。
SoundPort和EZ -ICE登记ADI公司的商标。
–2–
版本B
ADSP-2186
内部结果（R ）总线连接的计算单元，以
任何单元的输出可以是任何单元上的下一个输入
周期。
一个功能强大的程序定序器和两个专用的数据地址
发电机确保有效地提供操作数的这些compu-
tational单位。音序器支持条件跳转，分
例程调用并在一个周期内的回报。随着内环
计数器和循环堆栈中， ADSP- 2186执行循环代码
零开销;没有明确的跳转指令来
维持循环。
两个数据地址产生器（ DAG）的规定地址
从数据存储器和亲同步双操作数取
程序存储器。每个DAG维护和更新四个地址
指针。每当指针用于访问数据（间接
寻址），它是后修饰通过四个POS-之一的值
sible修改寄存器。长度值可伴
每个指针来实现自动模寻址
循环缓冲区。
英法fi cient数据传输实现了与使用网络的内部已经
公交车：
程序存储器地址（ PMA ）巴士
程序存储器数据（ PMD ）巴士
数据存储器地址（ DMA ）总线
数据存储器数据（ DMD ）巴士
结果（R ）总线
两个地址总线（ PMA和DMA）的共享单个外部
地址总线，从而使存储器进行片外扩展，并且
2条数据总线（ PMD和DMD）共享一个外部数据
总线。字节的存储空间和I / O内存空间，也分享
外部总线。
程序存储器可存储指令和数据，可准许
婷的ADSP- 2186来取两个操作数在一个周期内， 1
从程序存储器和一个数据存储器。 ADSP-的
2186可以读取从程序存储器的下一个操作数
指令在同一个周期。
当在主机模式下配置时， ADSP- 2186具有16位
内部DMA端口（ IDMA口） ，用于连接外部
系统。的IDMA端口是由16个数据/地址管脚和
五个控制引脚。该IDMA端口提供透明的，直接的
访问片内程序和数据RAM中的DSP 。
以低成本字节宽的存储器的接口是由提供
字节DMA端口（ BDMA端口）。该BDMA端口是双向的
并能直接寻址高达四兆字节的外部RAM
或ROM片外存储器的程序覆盖或数据表。
该字节的内存和I / O存储空间的接口支持
缓慢的记忆，并与I / O内存映射的外设
可编程等待状态的产生。外部设备可以得到
外部总线与总线请求/准许信号（ BR控制，
BGH
和
BG ） 。
一个执行模式（进入模式）可以让
ADSP- 2186继续从片上内存中运行。正常
执行模式需要处理器来制止，而巴士
理所当然的。
在ADSP- 2186可以响应11中断。有向上
6个外部中断（单边沿敏感，二级敏感
并产生三个可配置）和7个内部中断
由计时器，串行端口（SPORT ）时，字节DMA端口
和掉电电路。还有一个高手
RESET
信号。这两个串行端口提供完整的同步
版本B
可选的扩硬件和广泛的串行接口
对各种有框或无框的数据发送和接收模式
操作。
每个端口可以产生内部可编程串行时钟或
接受外部串行时钟。
在ADSP- 2186提供了多达13个通用标志引脚。
上SPORT1的数据输入和输出引脚可以替代地
配置为输入标志和一个输出标志。此外，8个
标志是可编程为输入或输出，以及三个标志是
总是输出。
可编程间隔定时器产生周期性的中断。一
16位计数寄存器（ TCOUNT ）每减
n
处理器
周期，其中，
n
是一个定标度值存储在一个8位寄存器
（ TSCALE ） 。当计数寄存器中的值达到零时，
产生一个中断，并且计数寄存器从重新加载
16位周期寄存器（ TPERIOD ） 。
串口
在ADSP- 2186集成了两个完整的同步串行
端口（ SPORT0和SPORT1 ），串行通信和
多机通信。
这里是ADSP- 2186的运动功能的简要列表。
有关串行端口的更多信息，请参阅
ADSP-218x
DSP硬件参考。
运动是双向的，有一个独立的，双缓冲
发射和接收部分。
运动可以使用外部串行时钟或生成自己的
内部串行时钟。
运动具有独立的帧的接收和发送
麻省理工学院的部分。部分在无框模式或框架运行
同步信号的内部或外部产生。
帧同步信号是高有效或倒置，与任
2脉冲宽度和时间安排。
运动支持的串行数据字长从3到16位，
提供可选的A律和
μ律
根据扩
CCITT建议G.711 。
SPORT接收和发送部分可以生成唯一
中断在完成一个数据字的传输。
运动可以接收和发送的整个循环缓冲区
数据只有一个，每个数据字的开销周期。中断
后一个数据缓冲器传输被产生。
SPORT0有一个多通道的接口有选择地接收和
发送一个24位或32字，时分复用，串行
比特流。
SPORT1可以被配置为具有两个外部中断
（ IRQ0和
IRQ1)
而标志在标志和输出信号。该
内部产生串行时钟仍有可能在这个使用
配置。
引脚说明
在ADSP - 2186是采用100引脚LQFP封装和可
144球的Mini- BGA封装。为了保持最大
功能和减小封装尺寸和引脚数，某些串行
端口，可编程标志，中断和外部总线引脚具有双重，
复用功能。外部总线引脚配置
RESET只，而串行端口引脚是软件config-期间
在程序执行期间urable 。标志和中断功能 -
先进而精湛的是复用引脚同时保留。在案件
–3–
ADSP-2186
其中，引脚功能可重构，默认状态是
以纯文本格式显示;备用功能以斜体字显示。
共模引脚
针
姓名（或名称）
RESET
BR
BG
BGH
DMS
PMS
IOMS
血粉
CMS
RD
WR
IRQ2/
PF7
IRQL0/
PF5
IRQL1/
PF6
IRQE /
PF4
PF3
模式C /
PF2
模式B /
PF1
模式A /
PF0
CLKIN ， XTAL
CLKOUT
SPORT0
SPORT1
IRQ1 ： 0
FI ， FO
PWD
PWDACK
FL0 ， FL1，FL2
V
DD
GND
V
DD
GND
EZ-端口
2
1
5
5
1
1
#
of
引脚
1
1
1
1
1
1
1
1
1
1
1
1
输入/
OUT-
放
功能
I
I
O
O
O
O
O
O
O
O
O
I
I / O
I
I / O
I
I / O
I
I / O
I / O
I
I / O
I
I / O
I
I / O
I
O
I / O
I / O
处理器复位输入
总线请求输入
格兰特总线输出
公交格兰特洪输出
数据存储器选择输出
程序存储器选择输出
内存选择输出
字节的存储器选择输出
内存组合选择输出
存储器读使能输出
内存写使能输出
边沿或电平检测
中断请求
1
可编程I / O引脚
电平触发中断请求
1
可编程I / O引脚
电平触发中断请求
1
可编程I / O引脚
边沿触发的中断请求
1
可编程I / O引脚
可编程I / O引脚
模式选择输入核对
仅在
RESET
可编程I / O引脚在
正常工作
模式选择输入核对
仅在
RESET
可编程I / O引脚在
正常工作
模式选择输入核对
仅在
RESET
可编程I / O引脚在
正常工作
时钟或石英晶体输入
处理器时钟输出
串行端口I / O引脚
串行端口I / O引脚
边沿或电平敏感中断，
标志，标志out
2
关断控制输入
断电控制输出
输出FL AGS
功率（ LQFP ）
地（ LQFP ）
功率（迷你BGA）的
地面（迷你BGA ）
对于使用仿真
内存接口引脚
在ADSP- 2186处理器可在两种模式下使用：
完整的内存模式，它允许BDMA操作全
叠加的外部存储器和I / O能力，或主机模式，
这使得IDMA操作有限的外部寻址
的能力。的操作模式是由该状态决定
在模式C引脚
RESET
并且不能同时改变
处理器运行。
完整的内存模式引脚（模式C = 0 ）
引脚名称
A13:0
D23:0
#
of
引脚
14
24
输入/
产量
O
I / O
功能
地址输出引脚亲
克，数据字节和I / O空间
数据I / O引脚的计划，
数据字节和I / O空间
（ 8个MSB也可用作
字节的内存地址）
主机模式引脚（模式C = 1 ）
1
1
1
1
1
引脚名称
IAD15 ： 0
A0
D23:8
IWR
税务局
IAL
IS
IACK
#
of
引脚
16
1
16
1
1
1
1
1
输入/
产量
I / O
O
I / O
I
I
I
I
O
功能
IDMA端口地址/数据总线
地址引脚用于外部I / O ，
程序，数据或字节访问
数据I / O引脚的计划，
数据字节和I / O空间
IDMA写使能
IDMA读使能
IDMA地址锁存器引脚
IDMA选择
IDMA口确认
在主机模式下，外部设备的地址可以使用A0解码，
CMS ， PMS ， DMS ，
和
IOMS
信号。
终止未使用引脚
下表显示了用于终止建议
未使用的引脚。
引脚端接
I / O
3-State
(Z)
I
O
O（ Z）
I / O （ Z）
O（ Z）
I / O （ Z）
I / O （ Z）
I
I / O （ Z）
I
I / O （ Z）
I
HI- Z *
造成
By
针
名字
XTAL
CLKOUT
A13： 1或
IAD12 ： 0
A0
D23:8
D7或
IWR
D6或
税务局
D5或
IAL
RESET
状态
I
O
高阻
高阻
高阻
高阻
高阻
I
高阻
I
高阻
I
未使用
CON组fi guration
FL燕麦
FL燕麦
FL燕麦
FL燕麦
FL燕麦
FL燕麦
FL燕麦
高（无效）
FL燕麦
高（无效）
FL燕麦
低（无效）
1
1
3
6
10
11
20
9
I
O
O
I
I
I
I
I / O
BR ， EBR
IS
BR ， EBR
BR ， EBR
BR ， EBR
BR ， EBR
BR ， EBR
笔记
1
中断/标志引脚保留这两种功能同时使用。如果IMASK被设置为
使能相应的中断，DSP将跳转到相应的
中断向量地址时，该引脚置位，或者通过外部设备或
设置为可编程标志。
2
由DSP系统控制寄存器决定SPORT配置。软
洁具配置。
–4–
版本B
ADSP-2186
引脚端接（续）
I / O
3-State
(Z)
I / O （ Z）
I
I / O （ Z）
I / O （ Z）
I / O （ Z）
O（ Z）
O（ Z）
O（ Z）
O（ Z）
O（ Z）
O（ Z）
O（ Z）
I
O（ Z）
O
I / O （ Z）
HI- Z *
造成
By
BR ， EBR
BR ， EBR
BR ， EBR
IS
BR ， EBR
BR ， EBR
BR ， EBR
BR ， EBR
BR ， EBR
BR ， EBR
BR ， EBR
EE
设置内存模式
针
名字
D4或
IS
D3或
IACK
D 2 ：0或
IAD15 ： 13
PMS
DMS
血粉
IOMS
CMS
RD
WR
BR
BG
BGH
IRQ2/PF7
RESET
状态
高阻
I
高阻
高阻
高阻
O
O
O
O
O
O
O
I
O
O
I
未使用
CON组fi guration
FL燕麦
高（无效）
FL燕麦
FL燕麦
FL燕麦
FL燕麦
FL燕麦
FL燕麦
FL燕麦
FL燕麦
FL燕麦
FL燕麦
FL燕麦
高（无效）
FL燕麦
FL燕麦
输入=高（无效）
或程序的输出，
设置为1 ，让浮动
输入=高（无效）
或程序的输出，
设置为1 ，让浮动
输入=高（无效）
或程序的输出，
设置为1 ，让浮动
输入=高（无效）
或程序的输出，
设置为1 ，让浮动
输入=高或低，
输出=浮动
高或低
高或低
高或低
FL燕麦
输入=高或低，
输出=浮动
高或低
高或低
高或低
FL燕麦
对于ADSP- 2186内存模式选择过程中由
芯片通过采用C模式引脚复位。该引脚为多
路开关连接与DSP的PF2引脚，所以，必须注意在如何
在模式选择时。这两种方法用于选择
模式C的值是被动和主动。
被动配置包括使用上拉或下拉
电阻器，连接到C模式引脚。为了尽量减少电源
消耗，或者如果PF2引脚被用作输出
DSP应用程序，一个弱上拉或下拉，量级
100kΩ的，都可以使用。此值应足以拉动
引脚到所需的电平，并且仍然允许销操作为
不得无故应变可编程标志输出到处理器的
输出驱动器。为了在最小功耗
掉电，重新配置PF2为输入，因为上拉或
下拉将保持销在一个已知的状态，并且不会切换。
积极配置包括使用三stateable克斯特的
最终驱动程序连接到C模式引脚。一个驱动器的输出恩
能够应连接到DSP的
RESET
信号，使得
它只驱动PF2引脚时，
RESET
为有效（低电平） 。后
RESET
被拉高，驾驶员应三态，从而允许 -
荷兰国际集团充分利用PF2引脚作为输入或输出。
为了最大限度地减少在掉电模式下的功耗，配置
当连接到一个三可编程标志作为一个输出
声明的缓冲区。这确保了销将在一个恒定地保持
水平不应该振荡三态驱动器的水平徘徊
周围的逻辑切换点。
中断
IRQL1/PF6
I / O （ Z）
I
IRQL0/PF5
I / O （ Z）
I
IRQE/PF4
I / O （ Z）
I
SCLK0
RFS0
DR0
TFS0
DT0
SCLK1
RFS1/IRQ0
DR1/FI
TFS1/IRQ1
DT1/FO
EE
EBR
EBG
EReset
EMS
EINT
ECLK
ELIN
ELOUT
I / O
I / O
I
I / O
O
I / O
I / O
I
I / O
O
I
I
O
I
O
I
I
I
O
I
I
I
O
O
I
I
I
O
O
I
I
O
I
O
I
I
I
O
中断控制器允许处理器的回应
11可能的中断和复位以最小的开销。
在ADSP- 2186提供了四个专门的外部中断
输入引脚
IRQ2 ， IRQL0 ， IRQL1
和
IRQE
（与共享
PF7 ： 4针） 。此外， SPORT1可以被重新配置为
IRQ0 ， IRQ1 ，
FI和FO ，总共六个外部中断。
在ADSP- 2186还支持从内部中断
计时器，该字节DMA端口，两个串行端口，软件和
断电控制电路。中断级别是内部
优先并单独屏蔽的（除了掉电
复位） 。
该
IRQ2 ， IRQ0
和
IRQ1
输入引脚可以亲
编程是两种电平还是边沿敏感。
IRQL0
和
IRQL1
为电平敏感， IRQE是边沿敏感。优先事项和
所有的中断向量地址示于表I.
表一，中断优先级和中断向量地址
中断源
复位（或电了
PUCR = 1）
掉电（非屏蔽）
IRQ2
IRQL1
IRQL0
SPORT0 TRANSMIT
SPORT0接收
IRQE
BDMA中断
SPORT1发送或
IRQ1
SPORT1接收或
IRQ0
定时器
–5–
中断向量地址（十六进制）
0000 （最高优先级）
002C
0004
0008
000C
0010
0014
0018
001C
0020
0024
0028 （最低优先级）
笔记
*高阻
=高阻抗。
1.如果不使用CLKOUT引脚，将其关闭，在SPORT0使用CLKODIS
自动缓冲控制寄存器。
2.如果不使用中断/可编程标志引脚，有两种选择：
选项1 ：当这些引脚配置为输入复位和功能
中断输入引脚旗，拉销高（无效） 。
选项2 ：程序未使用的引脚为输出，将其设置为1 ，并让他们
FL燕麦。
3.所有双向引脚具有三态输出。当配置销
作为输出，输出为Hi -Z （高阻抗）时无效。
4. CLKIN ，RESET，和PF3 ：0未包含在表中，因为这些引脚
必须使用。
版本B
QQ：800888908 复制
