【a特点性能19 ns指令周期时间@ 3.3伏， 52 MIPS持续性能单周期指令执行单周期上下文切换】,IC型号ADSP-2185LKST-210,ADSP-2185LKST-210 PDF资料,ADSP-2185LKST-210经销商,ic,电子元器件-51电子网

特点

性能

19 ns指令周期时间@ 3.3伏， 52 MIPS

持续性能

单周期指令执行

单周期上下文切换

三总线结构允许双操作数的获取

每个指令周期

多功能指令

省电模式，具有低待机CMOS

功耗从400周期恢复

休眠状态

在空闲模式下功耗低

积分

ADSP- 2100系列代码兼容，与指令

扩展集

80K字节的片内RAM ，配置为16K字

程序存储器RAM和16K字

数据存储器RAM

两用程序存储器的指令和数据

存储

独立的ALU ，乘法器/累加器和桶

移位计算单元

两个独立的数据地址发生器

功能强大的程序定序器提供零开销

循环条件指令执行

可编程的16位间隔定时器预分频器

100引脚LQFP

系统接口

16位内部DMA端口的高速接入

片上存储器（模式选择）

4兆字节存储器接口的数据表存储

并计划叠加（模式选择）

8位DMA ，以字节存储器的透明程序

和数据存储器之间的传输（模式可选择）

I / O内存接口与2048位置支座

并行外设（模式选择）

可编程存储器DQS和独立的I / O存储器

空间允许的“无缝”系统设计

可编程等待状态产生

两个双缓冲串行端口与扩

硬件和自动数据缓冲

片内程序存储器的自动引导

字节宽度的外部存储器，例如EPROM或

通过内部DMA端口

六个外部中断

13可编程标志引脚提供灵活的系统

信号

UART通过仿真软件SPORT重构

ICE端口仿真器接口支持调试中

最后系统

ICE端口是ADI公司的商标。

数据地址

发电机

DAG DAG 1 2

节目

SEQUENCER

微电脑DSP

ADSP-2185L

功能框图

掉电

控制

内存

16K 24 PM

16K 16 DM

可编程

I / O

和

FL AGS

MEMORY FULL

模式

外

地址

公共汽车

外

数据

公共汽车

字节DMA

调节器

(

8K 24 OVERLAY 1

8K 24 OVERLAY 2

) (

8K 16 OVERLAY 1

8K 16 OVERLAY 2

)

程序存储器地址

数据存储器地址

程序存储器数据

数据存储器数据

外

数据

公共汽车

运算单元

ALU

苹果

移

串口

0 SPORT体育1

定时器

国内

DMA

PORT

主机模式

ADSP -2100 BASE

架构

一般注意事项

此数据表代表规格为ADSP- 2185L

3.3 V处理器。

概述

在ADSP - 2185L是一款单芯片微型计算机优化

数字信号处理（DSP）以及其他高速数字

处理应用。

在ADSP- 2185L结合了ADSP- 2100系列的基础架构设计师用手工

tecture （三个计算单元，数据地址生成器和

程序定序器）与两个串行端口，1个16位内部

DMA端口，一个字节DMA端口，一个可编程计时器，标志I / O，

广泛的中断功能和片上的程序和数据

内存。

在ADSP- 2185L集成的片上存储器80K字节

CON组fi gured作为程序RAM 16K字（24位）和16K

数据RAM的字（ 16位）。掉电电路也是亲

单元提供了满足低功率需求的电池供电的便携式

设备。在ADSP - 2185L是100引脚LQFP封装

封装。

此外， ADSP- 2185L支持指令，

包括位操作位设置，位清除，位切换，位测试 -

ALU常数，乘法指令（x平方），偏置

舍入，导致自由ALU运算， I / O存储器以及传输

全局中断屏蔽，以提高灵活性。

制作高速，低功耗， CMOS工艺

ADSP- 2185L的工作，有19 ns指令周期时间。 EV-

红霉素指令可以在一个处理器周期内执行。

REV 。一

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

万维网网站： http://www.analog.com

传真： 781 / 326-8703

ADI公司， 1998年

ADSP-2185L

在ADSP- 2185L的灵活的架构和全面的IN-

梁支集允许所述处理器执行的多个操作

并联。在一个处理器周期中，ADSP- 2185L可以：

生成下一个程序地址

取出下一条指令

执行一个或两个数据移动

更新一个或两个数据地址指针

执行计算操作

这发生时，处理器继续到：

接收并通过两个串行端口传输数据

接收或通过内部DMA端口传输数据

接收或通过字节DMA端口传输数据

递减计时器

开发系统

寄存器和存储器的值可以检查和修改

PC上传和下载功能

程序启动和执行指令级仿真

完整的装配和拆卸说明

C源代码级调试

请参阅“设计一个EZ -ICE兼容的目标系统”的

ADSP -2100系列EZ-工具手册

（ ADSP - 2181的部分）为

还有设计的EZ -ICE兼容的系统部分

该数据表的EZ -ICE目标的确切规格

板连接器。

附加信息

在ADSP -2100系列开发软件，一套完整

对软件和硬件系统开发工具，支持

端口ADSP- 2185L 。该系统集成商提供了高

根据DE-定义的系统架构水平的方法

发展最。汇编器的代数语法，很容易

编程和调试。链接器将对象文件转换为

可执行文件。该模拟器提供了一个交互式的指令

化级仿真与可重构的用户界面以显示

发挥硬件环境的不同部分。

舞会分配器产生PROM编程器兼容

文件。 C编译器的基础上，自由软件基金会的

GNU C编译器，生成ADSP- 2185L汇编源

代码。源代码调试器允许程序cor-

进行更正在C环境中。运行时库包括超过

100 ANSI标准的数学和DSP的特定功能。

在EZ -KIT精简版是一个硬件/软件套件提供了一个完整的

整个ADSP- 21XX系列的开发环境：一个

ADSP- 218X基于评估板与PC机监控软件

加上汇编器，链接器，模拟器和PROM分配器软

洁具。在ADSP- 218X EZ -KIT精简版是一个成本低，使用方便

硬件平台上，您可以快速上手

您的DSP软件设计。在EZ -KIT精简版包含了跟着

降脂功能：

33 MHz的ADSP- 218X

完整的16位立体声音频I / O与AD1847 SoundPort

编解码器

RS- 232接口的PC与Windows 3.1控制软件

EZ -ICE

连接器仿真器控制

DSP演示程序

在ADSP- 218X EZ -ICE仿真器辅助硬件调试 -

更改ADSP- 2185L系统。该模拟器由硬

洁具，主机驻留软件和目标板

连接器。在ADSP - 2185L集成了片上仿真支持

接口采用了14针ICE- Port接口。该接口提供了一个

简单的目标板的连接需要较少的机械

通关方面的考虑比其他ADSP -2100系列

EZ-内燃机。在ADSP- 2185L设备不需要从除去

目标系统时，使用EZ -ICE ，也不是任何适配器

需要的。由于占地面积小的EZ -ICE连接器，仿效

LATION可以在最终的电路板设计的支持。

在EZ -ICE进行全方位的功能，包括：

在目标运行

高达20断点

单步或全速运转

EZ -ICE和SoundPort注册ADI公司的商标。

本数据手册提供了ADSP - 2185L的一般概述

功能。对于在建筑的其他信息，并

指令集的处理器，见

ADSP -2100系列

用户手册，第三版。

有关的详细信息

开发工具，参考ADSP -2100系列开发

换货工具数据表。

体系结构概述

在ADSP- 2185L指令集提供了灵活的数据移动

和多功能（一个或两个数据移动用的计算）

指令。每条指令可以在一个亲被执行

处理器周期。在ADSP- 2185L汇编语言使用的alge-

braic语法，易于编程和可读性。综合

一套开发工具支持项目发展。

掉电

控制

数据地址

发电机

DAG DAG 1 2

内存

节目

SEQUENCER

16K 24 PM

16K 16 DM

可编程

I / O

和

FL AGS

MEMORY FULL

模式

外

地址

公共汽车

外

数据

公共汽车

字节DMA

调节器

(

8K 24 OVERLAY 1

8K 24 OVERLAY 2

) (

8K 16 OVERLAY 1

8K 16 OVERLAY 2

)

程序存储器地址

数据存储器地址

程序存储器数据

数据存储器数据

外

数据

公共汽车

运算单元

ALU

苹果

移

串口

0 SPORT体育1

定时器

国内

DMA

PORT

主机模式

ADSP -2100 BASE

架构

图1.功能框图

图1是在ADSP- 2185L的整体框图。该

处理器包含三个独立的计算单元：

ALU，乘法器/累加器（MAC）和移位器。该

计算单元直接处理16位数据并具有provi-

sions支持多倍计算。该ALU per-

形成一组标准的算术和逻辑运算;师

此外，还支持原语。 MAC完成单周期

乘，乘/加与和乘/减运算

40位的积累。移位器执行逻辑和arith-

metic的变化，规范化，非规范化并从中获得曝光

新界东北作战。

该移位器可用于高效地实现数字换

垫控制，包括多字和块浮点

交涉。

内部结果（R ）总线连接的计算单元，以

的任何单元的输出可以是任何单元上的输入

下一个周期。

–2–

REV 。一

ADSP-2185L

一个功能强大的程序定序器和两个专用的数据地址

发电机确保有效地提供操作数的这些computa-

tional单位。音序器支持条件跳转，子程序

呼叫和在一个周期内的回报。内部循环计数器和

环堆栈中， ADSP- 2185L零过度执行循环代码

头;没有明确的跳转指令都需要保持环路。

两个数据地址产生器（ DAG）的规定地址

同时双取操作数（从数据存储器和亲

程序存储器）。每个DAG维护和更新四个地址

指针。每当指针用于访问数据（间接

寻址），它是后修饰通过四个POS-之一的值

sible修改寄存器。长度值可伴

每个指针来实现自动模寻址

循环缓冲区。

英法fi cient数据传输实现了与使用网络的内部已经

公交车：

程序存储器地址（ PMA ）巴士

程序存储器数据（ PMD ）巴士

数据存储器地址（ DMA ）总线

数据存储器数据（ DMD ）巴士

结果（R ）总线

两个地址总线（ PMA和DMA）的共享单个外部

地址总线，从而使存储器进行片外扩展，并且

2条数据总线（ PMD和DMD）共享一个外部数据

总线。字节的存储空间和I / O内存空间，也分享

外部总线。

程序存储器可存储指令和数据，可准许

婷的ADSP- 2185L获取两个操作数在一个周期内，

1从程序存储器和一个数据存储器。该

ADSP - 2185L可以获取从程序存储器操作数和

在同一周期中的下一条指令。

代替的地址和数据总线的外部存储器连接

化，在ADSP- 2185L可为16位内部配置

DMA端口（ IDMA口）连接到外部系统。该

IDMA端口是由16个数据/地址管脚和5控制

销。该IDMA接口提供透明的，可直接进入

DSP的片内程序和数据RAM 。

以低成本字节宽的存储器的接口是由提供

字节DMA端口（ BDMA端口）。该BDMA端口是双向的

并能直接寻址高达四兆字节的外部RAM

或ROM片外存储器的程序覆盖或数据表。

该字节的内存和I / O存储器空间接口支持速度慢

回忆和编程的I / O内存映射的外设

梅布尔等待状态的产生。外部设备可以得到控制

外部总线与总线请求/准许信号（ BR ，

BGH ，

和

BG ）。

一个执行模式（进入模式）使得ADSP- 2185L到CON组

tinue从片上内存中运行。正常执行模式重新

张塌塌米的处理器停止，而巴士理所当然的。

在ADSP- 2185L可应对11中断。可以有

最多为6的外部中断（一边缘敏感， 2电平触发

敏感和三个CON连接可配置）和7个内部中断

由定时器产生时，串行端口（SPORT ）时，字节

DMA端口和电源关闭电路。还有一个高手

RESET

信号。这两个串行端口提供完整的同步的

在硬件和一个可选的扩理性串行接口

各种有框或无框的数据发送和接收

的操作模式。

每个端口可以产生内部可编程串行时钟或

接受外部串行时钟。

REV 。一

–3–

在ADSP- 2185L提供了多达13个通用标志引脚。

上SPORT1的数据输入和输出引脚可以替代地

配置为输入标志和一个输出标志。此外，还有

八个标志是可编程为输入或输出，

三个标志是始终输出。

可编程间隔定时器产生周期性的中断。一

16位计数寄存器（ TCOUNT ）每次递减

亲

处理器周期，其中

是一个定标度值存储在一个8位寄存器

（ TSCALE ）。当计数寄存器中的值达到零时，

产生一个中断，并且计数寄存器从重新加载

16位周期寄存器（ TPERIOD ）。

串口

在ADSP- 2185L采用了两个完全同步SE-

里亚尔端口（ SPORT0和SPORT1 ）的串行通信

和多处理器通信。

这里是ADSP- 2185L的功能的简短列表

运动。有关串行端口的更多信息，请参阅

该

ADSP -2100系列用户手册（第三版）。

运动是双向的，有一个独立的，双

缓冲的发射和接收部分。

运动可以使用外部串行时钟或生成的

内部的串行时钟。

运动具有独立的帧的接收和发送

麻省理工学院的部分。部分在无框模式或框架运行

同步信号的内部或外部产生。

帧同步信号是高有效或倒置，与任

2脉冲宽度和时间安排。

运动支持的串行数据字长从3位到16位

并提供可选的A律和

μ律

根据扩

CCITT建议G.711 。

SPORT接收和发送部分可产生独特的IN-

中断随时在完成一个数据字的传输。

运动可以接收和发送的整个循环缓冲区

数据只有一个，每个数据字的开销周期。中断

后一个数据缓冲器传输被产生。

SPORT0有一个多通道的接口有选择的接收

并发送一个24位或32字，时分多路复用，

串行比特流。

SPORT1可以被配置为具有两个外部中断

（ IRQ0和

IRQ1)

而标志在标志和输出信号。该

内部产生串行时钟仍有可能在这个使用

配置。

引脚说明

在ADSP - 2185L是采用100引脚LQFP封装。在

为了保持最大的功能，减少包装

尺寸和引脚数，某些串行端口，可编程标志，跨

中断和外部总线引脚具有双重，多重功能。

外部总线引脚配置在

RESET

只是，

而串行端口引脚是软件在程序配置

执行。标志和中断功能被保留并发

rently上的复用引脚。如遇有引脚功能

可重构，默认状态显示在纯文本;备用

功能以斜体显示。见共模引脚

说明。

ADSP-2185L

共模引脚说明

内存接口引脚

针

姓名（或名称）

RESET

BGH

DMS

PMS

IOMS

血粉

CMS

IRQ2/

PF7

IRQL1/

PF6

IRQL0/

PF5

IRQE /

PF4

PF3

模式C /

PF2

模式B /

PF1

模式A /

PF0

CLKIN ，

XTAL

CLKOUT

SPORT0

SPORT1

IRQ1 ： 0

FI ， FO

PWD

PWDACK

FL0 ， FL1 ，

FL2

VDD和

GND

EZ-端口

OTES

＃输入/

输出引脚

I / O

功能

处理器复位输入

总线请求输入

格兰特总线输出

公交格兰特洪输出

数据存储器选择输出

程序存储器选择输出

内存选择输出

字节的存储器选择输出

内存组合选择输出

存储器读使能输出

内存写使能输出

边沿或电平敏感中断

请求。

可编程I / O引脚

电平触发中断请求

可编程I / O引脚

电平触发中断请求

可编程I / O引脚

边沿触发的中断请求

可编程I / O引脚

可编程I / O引脚在

正常工作

模式选择输入核对

仅在

RESET

可编程I / O引脚在

正常工作

模式选择输入核对

仅在

RESET

可编程I / O引脚在

正常工作

模式选择输入核对

仅在

RESET

可编程I / O引脚在

正常工作

时钟或石英晶体输入

处理器时钟输出

串行端口I / O引脚

边沿或电平敏感中断，

标志，标志out

关断控制输入

断电控制输出

输出FL AGS

电源和接地

对于使用仿真

在ADSP- 2185L处理器可以在两种模式中使用，

完整的内存模式，它允许BDMA操作全

叠加的外部存储器和I / O能力，或主机模式，

这使得IDMA操作有限的外部寻址

的能力。的操作模式是由该状态决定

在模式C引脚

RESET

并且不能同时改变

处理器运行。请参阅表全部内存模式引脚

和主机模式引脚的描述。

完整的内存模式引脚（模式C = 0 ）

针

＃输入/

姓名（或名称）引脚输出功能

A13:0

D23:0

I / O

地址输出引脚计划，

数据字节和I / O空间

数据I / O引脚的程序，数据，

字节和I / O空间（高8位

也用作字节的存储器地址）

主机模式引脚（模式C = 1 ）

针

＃输入/

姓名（或名称）引脚输出功能

IAD15 ： 0 16

D23:8

IWR

税务局

IAL

IACK

I / O

IDMA端口地址/数据总线

地址引脚用于外部I / O ，亲

克，数据或字节访问

数据I / O引脚的程序，数据

字节和I / O空间

IDMA写使能

IDMA读使能

IDMA地址锁存器引脚

IDMA选择

IDMA口确认

在主机模式下，外部设备的地址可以使用A0解码，

CMS ， PMS ， DMS

和

IOMS

信号的

终止未使用引脚

I / O

下表显示了用于终止建议

未使用的引脚。

引脚端接

针

名字

XTAL

CLKOUT

A13： 1或

IAD12 ： 0

D23:8

D7或

IWR

D6或

税务局

D5或

IAL

I / O

3-State

(Z)

O（ Z）

I / O （ Z）

O（ Z）

I / O （ Z）

RESET

状态

高阻

HI- Z *

造成

未使用

CON组fi guration

FL燕麦

高（无效）

FL燕麦

高（无效）

FL燕麦

低（无效）

I / O

BR ， EBR

中断/标志引脚保留这两种功能同时使用。如果IMASK被设置为使能

相应的中断，那么DSP将会跳转到相应的中断向量

当销被认定，或者通过外部设备，或设置为编程器地址

梅布尔标志。

由DSP系统控制寄存器决定SPORT配置。软件

可配置的。

–4–

REV 。一

ADSP-2185L

引脚端接（续）

针

名字

D4或

D3或

IACK

D 2 ：0或

IAD15 ： 13

PMS

DMS

血粉

IOMS

CMS

BGH

IRQ2/PF7

I / O

3-State

(Z)

I / O （ Z）

O（ Z）

I / O （ Z）

RESET

状态

高阻

HI- Z *

造成

未使用

CON组fi guration

中断

IRQL1/PF6

I / O （ Z）

IRQL0/PF5

I / O （ Z）

IRQE/PF4

I / O （ Z）

SCLK0

RFS0

DR0

TFS0

DT0

SCLK1

RFS1/RQ0

DR1/FI

TFS1/RQ1

DT1/FO

EBR

EBG

EReset

EMS

EINT

ECLK

ELIN

ELOUT

I / O

BR ， EBR

FL燕麦

高（无效）

BR ， EBR

FL燕麦

BR ， EBR

FL燕麦

BR ， EBR浮动

BR ， EBR

FL燕麦

BR ， EBR

FL燕麦

BR ， EBR

FL燕麦

BR ， EBR

FL燕麦

BR ， EBR

FL燕麦

BR ， EBR

FL燕麦

高（无效）

FL燕麦

输入=高（无效）

或程序的输出，

设置为1 ，让浮动

输入=高（无效）

或程序的输出，

设置为1 ，让浮动

输入=高（无效）

或程序的输出，

设置为1 ，让浮动

输入=高（无效）

或程序的输出，

设置为1 ，让浮动

输入=高或低，

输出=浮动

高或低

FL燕麦

输入=高或低，

输出=浮动

高或低

FL燕麦

中断控制器允许处理器的回应

11可能的中断和复位以最小的开销。

在ADSP- 2185L提供了四个专门的外部中断

输入引脚

IRQ2 ， IRQL0 ， IRQL1

和

IRQE 。

此外，

SPORT1可能是侦察网络gured的

IRQ0 ， IRQ1 ，

FLAG_IN和

FLAG_OUT ，共计六个外部中断。 ADSP-的

2185L还支持内部中断由定时器，字节

DMA端口，两个串行端口，软件和掉电

控制电路。中断级别内部优先级和

单独屏蔽的（除断电和复位）。该

IRQ2 ， IRQ0

和

IRQ1

输入引脚可以被编程为

无论是电平还是边沿敏感。

IRQL0

和

IRQL1

是电平

敏感，

IRQE

是边沿敏感。在优先级和向量

所有中断的地址的示于表Ⅰ。

表一，中断优先级和中断向量地址

中断源

RESET

（或电与PUCR = 1 ）

掉电（非屏蔽）

IRQ2

IRQL1

IRQL0

SPORT0 TRANSMIT

SPORT0接收

IRQE

BDMA中断

SPORT1发送或

IRQ1

SPORT1接收或

IRQ0

定时器

中断向量

地址（十六进制）

0000 （最高

优先级）

002C

0004

0008

000C

0010

0014

0018

001C

0020

0024

0028 （最低

优先级）

中断程序既可以是嵌套的优先级较高的间

中断产生轻视或顺序处理。中断

可以屏蔽或揭露与IMASK寄存器。 Indi-

维杜阿尔中断请求逻辑与的位

IMASK ;优先级最高的非屏蔽中断然后SE-

选中。掉电中断是不可屏蔽的。

在ADSP- 2185L屏蔽所有中断在一个指令周期

下面的指令的执行是莫迪网络上课的

IMASK寄存器。这并不影响串口自动

缓冲或DMA传输。

中断控制寄存器， ICNTL ，控制中断程序套

荷兰国际集团和定义

IRQ0 ， IRQ1

和

IRQ2

外部中断来

无论是边沿或电平敏感。该

IRQE

销是一个外部

边缘敏感中断并可以强制和清除。该

IRQL0

和

IRQL1

引脚的外部电平敏感中断。

国际金融公司寄存器是一个只写寄存器，用于强制和明确的

中断。芯片堆叠保持处理器状态，并

在中断处理自动维护。堆栈是

12级深，允许中断，循环和子程序的程序套

ING 。下面的指令允许全局使能或禁用

中断（包括断电）的服务，而不管

IMASK的状态。禁用中断不会影响SE-

里亚尔端口自动缓冲DMA或。

ENA INTS ;

DIS INTS ;

当处理器复位时，中断服务被启用。

–5–

笔记

**高阻

=高阻抗。

1.如果不使用CLKOUT引脚，将其关闭。

2.如果不使用中断/可编程标志引脚，有两种选择：

选项1 ：当这些引脚配置为输入复位和功能

中断输入引脚旗，拉销高（无效）。

选项2 ：程序未使用的引脚为输出，将其设置为1 ，并让

它们漂浮。

3.所有双向引脚具有三态输出。当该引脚为CON连接gured

作为输出，输出为Hi -Z （高阻抗）时无效。

4. CLKIN ，RESET，和PF3 ：0未包含在表中，因为这些引脚

必须使用。

REV 。一

微电脑DSP

ADSP-2184L/ADSP-2185L/ADSP-2186L/ADSP-2187L

性能特点

截至19 ns指令周期时间， 52 MIPS持续

性能

单周期指令执行

单周期上下文切换

三总线结构允许双操作数取每

指令周期

多功能指令

掉电模式，具有低CMOS待机功率耗散

而不能使从掉电400 CLKIN周期复苏

条件

在空闲模式下功耗低

系统界面功能

16位内部DMA端口高速访问片上

内存（模式可选）

用于存储数据的表和亲的4M字节的存储器接口

克叠加（模式选择）

8位DMA ，以字节内存透明的程序和数据

内存传输（模式可选）

可编程存储器DQS和独立的I / O存储器

空间允许的“无缝”系统设计

可编程等待状态产生

2双缓冲带压扩硬件串口

和自动数据缓冲

从字节 - 自动启动片内程序存储器

宽度的外部存储器中，例如EPROM，或通过

内部DMA端口

6个外部中断

13可编程标志引脚提供灵活的系统信号

UART通过仿真软件SPORT重构

ICE端口仿真器接口支持调试决赛

系统

集成功能

ADSP -2100系列代码兼容（易于使用的代数

语法），与指令集扩展

高达160K字节的片上RAM ，配置

高达32K字的程序存储器RAM

最多32K字数据存储器RAM

双用程序存储器的指令和

数据存储

独立的ALU ，乘法器/累加器和桶形移位器

计算单位

2个独立的数据地址发生器

功能强大的程序定序器提供零开销LOOP-

荷兰国际集团有条件的指令执行

可编程的16位间隔定时器预分频器

100引脚LQFP封装和144焊球BGA

掉电

控制

完整的内存模式

内存

数据地址

发电机

DAG1

DAG2

节目

SEQUENCER

节目

内存

最多

32K 24位

数据

内存

最多

32K 16位

可编程

I / O

和

FL AGS

外

地址

公共汽车

外

数据

公共汽车

字节DMA

调节器

外

数据

公共汽车

定时器

国内

DMA

PORT

主机模式

程序存储器地址

数据存储器地址

程序存储器数据

数据存储器数据

运算单元

ALU

苹果

移

串口

SPORT0

SPORT1

ADSP -2100 BASE

架构

图1.功能框图

ICE端口是ADI公司的商标。

版本C

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个科技路，邮政信箱9106 ，诺伍德，MA 02062-9106 USA

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

2008

ADSP-2184L/ADSP-2185L/ADSP-2186L/ADSP-2187L

性能特点............................................... 1

集成特性................................................ 1

系统接口功能........................................... 1

目录............................................... ...... 2

修订历史................................................ ...... 2

概述................................................ 3

体系结构概述........................................... 3

操作模式.............................................. 4

中断................................................. .......... 5

低功耗操作............................................ 6

系统接口................................................ 7 ...

复位................................................. ................. 8

内存架构............................................ 8

总线请求和总线授权................................... 13

标志I / O引脚............................................. ........ 13

指令集的说明................................... 14

开发系统........................................... 14

附加信息........................................ 16

引脚说明................................................ .... 17

内存接口引脚......................................... 18

终止未使用引脚..................................... 19

规格................................................. ....... 21

工作条件........................................... 21

电气特性....................................... 21

绝对最大额定值................................... 22

包装信息............................................ 22

ESD敏感度................................................ ... 22

时序规格........................................... 22

电源电流.......................................... 36

功耗............................................... 37

输出驱动电流......................................... 40

掉电电流........................................... 41

容性负载 - ADSP- 2184L ， ADSP- 2186L ........ 42

容性负载 - ADSP- 2185L ， ADSP- 2187L ........ 42

测试条件................................................ .. 43

环境条件.................................... 43

LQFP封装引脚........................................... 44

BGA封装引脚............................................ 45

外形尺寸................................................ 46

表面贴装设计.......................................... 47

订购指南................................................ ..... 47

修订历史

1月8日 - 修订版。

本次修订的ADSP- 2184L / ADSP- 2185L /

ADSP - 2186L / ADSP- 2187L处理器数据表结合

ADSP- 2184L ， ADSP- 2185L ， ADSP- 2186L ，和ADSP- 2187L 。

该版本还包含了新的符合RoHS兼容封装。

版本C |

第2页：48 |

2008年1月

ADSP-2184L/ADSP-2185L/ADSP-2186L/ADSP-2187L

概述

在ADSP- 218xL系列由四个单芯片microcom-

计算机进行数字信号处理的应用进行了优化。该

对于在ADSP- 218xL系列部件的功能框图

出现在

图1第1页。

所有系列成员的引脚的COM

兼容，并且由片上的量单独区分

SRAM 。这个特征，并结合ADSP- 21xx系列代码compati-

相容性，提供了很大的设计决策的灵活性。

特定的家庭成员示于

表1中。

表1. ADSP- 218xL DSP单片机系列

设备

ADSP-2184L

ADSP-2185L

ADSP-2186L

ADSP-2187L

程序存储器

（ K字）

数据存储器

（ K字）

体系结构概述

在ADSP- 218xL系列指令集提供了灵活的数据

移动和多功能（一个或两个数据移动用的COM

putation ）指令。每一个指令可以在一个被执行

单个处理器周期。在ADSP- 218xL汇编语言使用

代数语法，易于编程和可读性的。一个COM

全面的开发工具集支持计划

发展。

的功能框图中是一个整体框图

ADSP - 218xL系列。该处理器包含三个独立

计算单元： ALU ，乘法器/累加器

（MAC）和移位器。该计算单元处理的16位

数据直接有规定，支持多倍

计算。 ALU执行一套标准的算术

和逻辑运算;此外，还支持分裂原语。该

MAC执行单周期乘法，乘法/加法和多

层/减法运算与积累的40位。该转换器

执行逻辑和算术移位，归一化， denor-

malization ，并从中获得指数操作。

该移位器可用于高效地实现数字格式

控制，包括多字和块浮点

交涉。

内部结果（R ）总线连接的计算单元，以

的任何单元的输出可以是任何单元上的输入

下一个周期。

一个功能强大的程序定序器和两个专用的数据地址

发电机确保有效地提供操作数的这些compu-

tational单位。音序器支持条件跳转，

子程序调用，并且在一个周期内的回报。内部

循环计数器和循环堆栈， ADSP - 218xL系列成员

零开销执行循环代码;没有明确的跳跃

指令都需要保持环路。

两个数据地址产生器（ DAG）的规定地址

同时双取操作数（从数据存储器和亲

程序存储器）。每个DAG维护和更新四个地址

指针。每当指针用于访问数据（间接

寻址），它是后修饰通过四个possi-之一的值

竹叶提取修改寄存器。长度值可以与每个相关联

指针实现自动模寻址

循环缓冲区。

五内部总线提供高效的数据传输：

程序存储器地址（ PMA ）巴士

程序存储器数据（ PMD ）巴士

数据存储器地址（ DMA ）总线

数据存储器数据（ DMD ）巴士

结果（R ）总线

ADSP - 218xL系列成员结合ADSP- 2100系列

基础架构（三个计算单元，数据地址gen-

erators ，和一个程序定序器）与两个串行端口，一个16位

内部DMA端口，一个字节DMA端口，一个可编程计时器，

I / O标志，广泛的中断功能，以及片上程序

和数据存储器。

ADSP - 218xL系列成员集成多达160K字节的导通

芯片存储器配置为高达亲32K字（24位）

克的RAM ，以及高达数据RAM的32K字（ 16位）。电源 -

断电路还设置来满足低功率需求

电池供电的便携式设备。在ADSP - 218xL是可用

能够在100引脚LQFP封装和144焊球BGA封装。

采用高速，低功耗的CMOS工艺制造，

ADSP - 218xL系列的成员具有19 ns指令进行操作

周期时间（ ADSP - 2185L和ADSP- 2187L ）或AA 25 ns的指令

化周期（ ADSP - 2184L和ADSP- 2186L ）。一切

指令可以在一个处理器周期内执行。

在ADSP- 218xL灵活的架构和全面的

指令集使所述处理器执行的多个操作

系统蒸发散并联。在一个处理器周期中， ADSP- 218xL系列

成员可以：

生成下一个程序地址

取出下一条指令

执行一个或两个数据移动

更新一个或两个数据地址指针

执行计算操作

这发生时，处理器继续到：

接收并通过两个串行端口传输数据

接收和/或通过内部传送数据

DMA端口

接收和/或通过字节DMA端口发送数据

递减计时器

版本C |

第3页：48 |

2008年1月

ADSP-2184L/ADSP-2185L/ADSP-2186L/ADSP-2187L

两个地址总线（ PMA和DMA）的共享单个外部

地址总线，从而使存储器进行片外扩展，并且

2条数据总线（ PMD和DMD）共享一个外部数据

总线。字节的存储空间和I / O内存空间，也分享

外部总线。

程序存储器可存储指令和数据，可准许

婷ADSP - 218xL系列的成员来获取在两个操作数

单曲循环，一个来自程序存储器和一个与数据

内存。 ADSP - 218xL系列的成员能够获取一个操作数

从程序存储器中的下一个指令

同样的周期。

代替的地址和数据总线的外部存储器连接

化， ADSP- 218xL系列的成员可以为16位配置

内部DMA端口（ IDMA端口）连接到外部系

TEMS 。的IDMA端口是由16个数据/地址管脚和

五个控制引脚。该IDMA端口提供透明的，直接的

访问DSP的片内程序和数据RAM 。

以较低的成本，字节宽的存储器的接口是由提供

字节DMA端口（ BDMA端口）。该BDMA端口是双向的

并能直接寻址高达四兆字节的外部RAM

或ROM片外存储器的程序覆盖或数据表。

该字节的内存和I / O存储空间的接口支持

缓慢的回忆和亲的I / O内存映射的外设

可编程等待状态的产生。外部设备可以得到

外部总线与总线请求/准许信号（ BR控制，

BGH和BG ）。一个执行模式（进入模式）可以让

ADSP- 218xL继续从片上内存中运行。去甲

发作执行模式需要处理器来制止，而公交车

是理所当然的。

ADSP - 218xL系列的成员能够应对11中断。

可以有多达6个外部中断（一边缘敏感，

二级敏感，和三个可配置）和7个内部

中断由定时器产生时，串行端口（体育），则

BDMA端口，并且掉电电路。还有一种主

器复位信号。这两个串行端口提供完整的

在硬件选配扩同步串行接口

洁具及各种有框或无框的数据传输的

和接收操作模式。每个串口都可以产生

内部可编程串行时钟或接受外部

串行时钟。

ADSP - 218xL系列的成员提供多达13个通用

标志引脚。上SPORT1的数据输入和输出引脚可以是

交替配置为输入标志和输出标志。在

此外，8个标志是可编程为输入或输出，并且

三旗总是输。

可编程间隔定时器产生周期性的中断。一

16位计数寄存器（ TCOUNT ）递减每n处理器

周期，其中n是存储在一个8位寄存器中的一个定标度值

（ TSCALE ）。当计数寄存器中的值达到零时，

产生一个中断，并且计数寄存器从重新加载

16位周期寄存器（ TPERIOD ）。

串口

ADSP - 218xL系列成员包含两个完整的同步

异步的串行端口（ SPORT0和SPORT1 ）串行

通信和多机通信。

以下是的ADSP- 218xL的功能的简短列表

运动。有关串行端口的更多信息，请参阅

ADSP- 218X DSP硬件参考。

运动是双向的，有一个独立的，双

缓冲的发射和接收部分。

运动可以使用外部串行时钟或生成的

内部的串行时钟。

运动具有独立的帧的接收和

传输部分。部分在无框模式或运行

在内部或外部gen-帧同步信号

产生的。帧同步信号是高有效或反转，以

无论是两个脉冲宽度和时序。

运动支持的串行数据字长3位

16位，并提供可选的A律和

μ律

扩，

根据CCITT建议G.711 。

SPORT接收和发送部分可以生成唯一

中断在完成一个数据字的传输。

运动可以接收和发送整个循环缓冲区

的只有一个，每个数据字的开销周期的数据。一

中断后一个数据缓冲区传输生成的。

SPORT0有一个多通道的接口有选择的接收

并发送一个24字或32字，时分多

路开关连接，串行比特流。

SPORT1可以被配置为具有两个外部中断

（ IRQ0和IRQ1 ）和FI和FO的信号。国内

产生串行时钟仍有可能在这个使用

配置。

操作模式

操作ADSP- 218xL系列的模式出现在

表2中。

只有ADSP- 2187L提供了模式D操作

设置内存模式

对于ADSP- 218xL系列内存模式做出选择

芯片复位期间，通过使用模式C脚。该引脚

复用DSP的PF2引脚，所以，必须注意在

模式选择是如何制造。所述两种方法来选择

模式C的值是主动和被动。

被动配置

被动配置涉及使用上拉或上拉

下拉电阻连接到C模式引脚。为了尽量减少电源

消耗，或者如果PF2引脚被用作输出

DSP应用程序，一个弱上拉或下拉电阻，上

顺序为10kΩ ，都可以使用。此值应足以

拉销到所需的水平，仍然允许引脚工作

如无不当应变可编程标志输出上亲

处理器的输出驱动器。最低功耗

版本C |

第4页：48 |

2008年1月

ADSP-2184L/ADSP-2185L/ADSP-2186L/ADSP-2187L

表2.工作模式

方式D

方式C

模式B

模式A

引导方法

BDMA功能用于从字节内存中加载的网络连接第一个32个程序存储字

空间。程序执行都将延迟到所有32个字已经被加载。芯片

配置完全内存模式。

没有出现自动开机操作。程序开始执行时的外部存储器

位置0芯片配置在全部内存模式。 BDMA仍然可以使用，但

处理器不会自动使用或等待这些操作。

BDMA功能用于从字节内存中加载的网络连接第一个32个程序存储字

空间。程序执行都将延迟到所有32个字已经被加载。芯片

配置为主机模式。 IACK具有有源下拉。（需要额外的硬件。）

IDMA功能用于根据需要加载任何内部存储器。程序执行时举行

关断状态直到主机写入到内部程序存储器0芯片被配置在

主机模式。 IACK具有有源下拉。

BDMA功能用于从字节内存中加载的网络连接第一个32个程序存储字

空间。程序执行都将延迟到所有32个字已经被加载。芯片

配置为主机模式; IACK需要外部上拉了下来。（需要额外的

硬件）。

IDMA功能用于根据需要加载任何内部存储器。程序执行时举行

关断状态直到主机写入到内部程序存储器0芯片被配置在

主机模式。 IACK需要外部上拉了下来。

模式D仅适用于ADSP- 2187L处理器。

作为标准的操作设置。使用这些骗子网络gurations可以更轻松地设计和更好的内存管理。

在断电期间， PF2重新配置为输入，作为上拉

或下拉电阻将持有的引脚处于已知状态，

并不会切换。

主动配置

主动配置包括使用三态克斯特的

最终驱动程序连接到C模式引脚。一个驱动器的输出

使应该连接到DSP的复位信号，使得

它只驱动PF2引脚复位时有效（低）。当

复位失效，驾驶员应三态，从而

从而充分利用PF2引脚用作输入或输出。对

尽量减少在掉电模式下的功耗，配置

当连接到一个三可编程标志作为一个输出

声明的缓冲区。这确保了销将在一个恒定地保持

电平，并且不会振荡应的三态驱动器的平

徘徊在逻辑切换点。

从计时器，字节DMA端口，两个串行端口，软

洁具，并且掉电控制电路。中断级别

在内部优先并单独屏蔽（除

断电和复位）。在IRQ2 ， IRQ0 ， IRQ1和输入引脚

可以被编程为电平触发或边沿触发。 IRQL0

和IRQL1是电平敏感和IRQE是边沿敏感。该

所有中断的优先级和向量地址如图

表3中。

表3.中断优先级和中断向量地址

中断向量地址

中断源

（十六进制）

RESET （或Power -了PUCR = 1 ） 0×0000 （高优先级）

掉电（非屏蔽）

0x002C

0x0004

IRQ2

IRQL1

0x0008

IRQL0

0x000C

SPORT0 TRANSMIT

0x0010

SPORT0接收

0x0014

IRQE

0x0018

BDMA中断

0x001C

SPORT1发送或IRQ1

0x0020

SPORT1接收或IRQ0

0x0024

定时器

0x0028 （最低优先级）

IDMA ACK配置（ ADSP - 2187L专用）

模式D = 0，在主机模式： IACK是一个积极的推动信号

并且不能是“线或运算。 ”模式D = 1，并且在主机模式下：

IACK是一个开漏，需要一个外部上拉下来，但

多IACK引脚可以“线或”运算在一起。

中断

中断控制器允许处理器的回应

11可能的中断和复位以最小的开销。

ADSP - 218xL系列的成员提供了四个专门的外部

中断输入引脚： IRQ2 ， IRQL0 ， IRQL1和IRQE （共享

与PF7-4引脚）。此外， SPORT1可以reconfig-

置的为IRQ0 ， IRQ1 ， FI ，以及FO ，共计六个外部的

中断。在ADSP- 218xL还支持内部中断

中断程序既可以是嵌套的具有较高优先级

采取中断优先级或顺序处理。之间

中断产生可屏蔽或揭露与IMASK寄存器。

版本C |

第5页：48 |

2008年1月