a
特点
性能
25 ns指令周期时间从20 MHz晶振
@ 5.0伏
40 MIPS持续性能
单周期指令执行
单周期上下文切换
三总线结构允许双操作数的获取
每个指令周期
多功能指令
省电模式，具有低待机CMOS
功耗从100周期恢复
休眠状态
在空闲模式下功耗低
积分
ADSP- 2100系列代码兼容，与指令
扩展集
80K字节的片内RAM ，配置为
16K字片内程序存储器RAM
16K字片内数据存储器RAM
两用程序存储器的两个指令
和数据存储
独立的ALU ，乘法器/累加器和桶
移位计算单元
两个独立的数据地址发生器
功能强大的程序定序器提供
零开销循环
有条件的指令执行
可编程的16位间隔定时器预分频器
128引脚TQFP / 128引脚PQFP
系统接口
16位内部DMA端口的高速接入
片上存储器
4兆字节存储器接口的数据表存储
并计划叠加
8位DMA ，以字节存储器用于透明
程序和数据存储器之间的传输
I / O内存接口与2048位置支座
并行外设
可编程存储器DQS和独立的I / O存储器
空间允许的“无缝”系统设计
可编程等待状态产生
两个双缓冲串行端口与扩
硬件和自动数据缓冲
片内程序存储器的自动引导
字节宽度的外部存储器，例如EPROM或
通过内部DMA端口
六个外部中断
13可编程标志引脚提供灵活的系统
信号
ICE端口仿真器接口支持调试
在最后的系统
ICE端口是ADI公司的商标。
数据地址
发电机
DAG DAG 1 2
节目
SEQUENCER
微电脑DSP
ADSP-2181
功能框图
掉电
控制
内存
节目
内存
数据
内存
可编程
I / O
FL AGS
字节DMA
调节器
外
地址
公共汽车
外
数据总线
程序存储器地址
数据存储器地址
程序存储器数据
数据存储器数据
运算单元
ALU
苹果
移
串口
SPORT 0
体育1
定时器
国内
DMA
PORT
DMA总线
ADSP -2100 BASE
架构
概述
在ADSP- 2181是一个单片微机优化
数字信号处理（DSP）以及其他高速数字
处理应用。
在ADSP- 2181结合了ADSP- 2100系列的基础架构设计师用手工
tecture （三个计算单元，数据地址生成器和
程序定序器）与两个串行端口，1个16位内部
DMA端口，一个字节DMA端口，一个可编程计时器，标志I / O，
丰富的中断能力，以及片上的程序和数据
内存。
在ADSP- 2181集成80K字节的片上存储器的CON-
想通为16K字（24位）程序RAM和16K字
（ 16位）数据RAM 。掉电电路也被提供给
满足电池供电的便携设备，低功耗需求
换货。在ADSP - 2181是在128引脚TQFP和128可用
引脚PQFP封装。
此外，在ADSP- 2181支持新的指令，这
包括位操作位设置，位清除，位切换，位测试 -
新的ALU常数，新的乘法指令（x平方） ，
偏置舍入，导致自由ALU运算， I / O存储器传输
FERS和全局中断屏蔽，以提高灵活性。
制作高速，双金属，低功耗，CMOS
过程中， ADSP- 2181的工作，有25 ns指令周期
时间。每条指令可以在一个处理器周期内执行。
在ADSP- 2181的灵活的架构和全面
指令集使所述处理器执行的多个操作
系统蒸发散并联。在一个处理器周期中，ADSP- 2181可以：
生成下一个程序地址
取出下一条指令
执行一个或两个数据移动
更新一个或两个数据地址指针
执行计算操作
Rev. D的
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 1998年
ADSP-2181
这发生时，处理器继续到：
接收并通过两个串行端口传输数据
接收和/或通过内部DMA端口发送数据
接收和/或通过字节DMA端口发送数据
递减计时器
开发系统
附加信息
在ADSP -2100系列开发软件，一个完整的
一套工具软件和硬件系统的开发，
支持ADSP- 2181 。该系统集成商提供了高
根据定义的系统架构水平的方法
发展。汇编器的代数语法，很容易
编程和调试。链接器将对象文件转换为
可执行文件。该模拟器提供了一个互动
指令级的仿真用一个可重新配置的用户界面
显示硬件环境的不同部分。一
PROM分配器产生PROM编程器兼容的文件。
C编译器的基础上，自由软件基金会的
GNU C编译器，生成ADSP- 2181的汇编源
代码。源代码调试器允许程序cor-
进行更正在C环境中。运行时库包括超过
100 ANSI标准的数学和DSP的特定功能。
在EZ -KIT精简版是一个硬件/软件套件提供了一个完整的
整个ADSP- 21XX系列的开发环境：一个
ADSP- 2181评估板与PC机监控软件加
汇编器，链接器，模拟器和PROM分配器软件。
在ADSP- 218X EZ -KIT精简版是一个低成本，易于使用的硬
洁具的平台上，您可以快速开始使用
DSP软件设计。在EZ -KIT精简版包括以下
产品特点：
33 MHz的ADSP- 2181
完整的16位立体声音频I / O与AD1847 SoundPort
编解码器
RS- 232接口的PC与Windows 3.1控制软件
独立工作与嵌EPROM
EZ -ICE
连接器仿真器控制
DSP演示程序
在ADSP- 218X EZ -ICE仿真器辅助硬件调试 -
更改ADSP - 218X系统。该模拟器由硬
洁具，主机驻留软件和目标板
连接器。在ADSP- 218X集成了片上仿真支持
接口采用了14针ICE- Port接口。该接口提供了一个
简单的目标板的连接需要较少的机械
通关方面的考虑比其他ADSP -2100系列EZ-内燃机。
在ADSP- 218X设备不需要从目标移除
系统在使用EZ -ICE ，也不需要任何适配器。应有
在小尺寸的EZ -ICE连接器，仿真可
在最终的电路板设计支持。
在EZ -ICE进行全方位的功能，包括：
在目标运行
高达20断点
单步或全速运转
寄存器和内存值可以检查和修改
PC上传和下载功能
指令级程序启动和执行仿真
指令完成组装和拆卸
C源代码级调试
看到设计一个EZ -ICE兼容的目标系统节
该数据表的EZ -ICE目标具体规格和灰
板连接器。
EZ -ICE和SoundPort注册ADI公司的商标。
本数据手册提供了ADSP - 2181的一般概述
功能。对于在建筑的其他信息，并
该处理器的指令集，指的是
ADSP -2100系列
用户手册，第三版。
有关的详细信息
开发工具，指的是
ADSP -2100家庭发展
刀具数据表。
体系结构概述
在ADSP- 2181的指令集提供了灵活的数据移动
和多功能（一个或两个数据移动用的计算）
指令。每条指令可以在一个亲被执行
处理器周期。在ADSP- 2181汇编语言使用的alge-
braic语法，易于编程和可读性。综合
一套开发工具支持项目发展。
图1是在ADSP- 2181的整体框图。该
处理器包含三个独立的计算单元：
ALU，乘法器/累加器（MAC）和移位器。该
计算单元直接处理16位数据并具有provi-
sions支持多倍计算。该ALU per-
形成一组标准的算术和逻辑运算;师
此外，还支持原语。 MAC完成单周期
乘，乘/加与和乘/减运算
40位的积累。移位器执行逻辑和arith-
metic的变化，规范化，非规范化并从中获得曝光
新界东北作战。该移位器可用于高效地实现
数字格式的控制，包括多字和块浮点
点表示。
内部结果（R ）总线连接的计算单元，以
的任何单元的输出可以是任何单元上的输入
下一个周期。
一个功能强大的程序定序器和两个专用的数据地址
发电机确保有效地提供操作数的这些computa-
tional单位。音序器支持条件跳转，子程序
呼叫和在一个周期内的回报。内部循环计数器和
环堆栈中， ADSP- 2181零过度执行循环代码
头;没有明确的跳转指令都需要保持环路。
两个数据地址产生器（ DAG）的规定地址
同时双取操作数（从数据存储器和
程序存储器） 。每个DAG维护和更新4
地址指针。每当指针可用于访问数据
（间接寻址），它是后修饰由之一的值
四种可能的修改寄存器。长度值可以关联
每个指针来实现自动模寻址
循环缓冲区。
英法fi cient数据传输实现了与使用网络的内部已经
公交车：
程序存储器地址（ PMA ）巴士
程序存储器数据（ PMD ）巴士
数据存储器地址（ DMA ）总线
数据存储器数据（ DMD ）巴士
结果（R ）总线
两个地址总线（ PMA和DMA）的共享单个外部
地址总线，从而使存储器进行片外扩展，并且
2条数据总线（ PMD和DMD）共享一个外部数据
总线。字节的存储空间和I / O内存空间，也分享
外部总线。
程序存储器可存储指令和数据，可准许
婷的ADSP- 2181来取两个操作数在一个周期内，
1从程序存储器和一个数据存储器。该
–2–
Rev. D的
ADSP-2181
ADSP- 2181可以读取从程序存储器操作数和
在同一周期中的下一条指令。
除了地址和数据总线，用于外部存储器
连接时， ADSP- 2181具有16位内部DMA端口
（ IDMA端口），用于连接到外部系统。该IDMA
端口是由16个数据/地址管脚和网络连接已经控制引脚。
该IDMA接口提供透明的，可直接进入DSP的
芯片上的程序和数据RAM 。
以低成本字节宽的存储器的接口是由提供
字节DMA端口（ BDMA端口）。该BDMA端口是双向的
并能直接寻址高达四兆字节的外部RAM
或ROM片外存储器的程序覆盖或数据表。
该字节的内存和I / O存储器空间接口支持速度慢
回忆和编程的I / O内存映射的外设
梅布尔等待状态的产生。外部设备可以得到控制
外部总线与总线请求/准许信号（ BR ，
BGH
和
BG ） 。
一个执行模式（进入模式）使得ADSP- 2181为CON组
tinue从片上内存中运行。正常执行模式
需要处理器而公交车被授予暂停。
在ADSP- 2181可以为13个可能的中断， 11回应
这是在任何给定时刻访问。可以有多达六个
外部中断（单边沿敏感，二级敏感，
所产生的三个可配置）和7个内部中断
定时器，串行端口（SPORT ） ，该字节DMA端口，
掉电电路。还有一个高手
RESET
信号。
这两个串行端口提供完整的同步串行接口
面具有可选扩以硬件和各种
有框或无框的数据发送和接收操作模式。
每个端口可以产生内部可编程串行时钟或
接受外部串行时钟。
在ADSP- 2181提供了多达13个通用标志引脚。
上SPORT1的数据输入和输出引脚可以替代地
配置为输入标志和一个输出标志。此外，还有
八个标志是可编程为输入或输出，
三个标志是始终输出。
可编程间隔定时器产生周期性的中断。一
16位计数寄存器（ TCOUNT ）每次递减
n
亲
处理器周期，其中
n
是存储在一个8位的比例值寄存器
之三（ TSCALE ） 。当计数寄存器达到的值
零，产生一个中断和计数寄存器重新加载
从16位周期寄存器（ TPERIOD ） 。
串口
在ADSP- 2181集成了两个完整的同步串行
端口（ SPORT0和SPORT1 ），串行通信和
多机通信。
这里是ADSP- 2181的运动功能的简要列表。
参阅
ADSP -2100系列用户手册（第三版）
为
进一步的细节。
运动是双向的，有一个独立的，双
缓冲的发射和接收部分。
运动可以使用外部串行时钟或生成的
内部的串行时钟。
运动具有独立的帧的接收和发送
麻省理工学院的部分。部分在无框模式或框架运行
同步信号的内部或外部产生。
帧同步信号是高有效或倒置，与任
2脉冲宽度和时间安排。
21XX核心
ADSP- 2181集成
电源 -
下
控制
逻辑
指令
注册
节目
SRAM
16K 24
数据
SRAM
16K 16
2
数据
地址
发电机
#1
数据
地址
发电机
#2
PMA总线
字节
DMA
调节器
可编程
I / O
FL AGS
8
3
节目
SEQUENCER
14
PMA总线
14
MUX
外
地址
公共汽车
DMA总线
14
DMA总线
PMD BUS
24
PMD BUS
外
数据
公共汽车
DMD
公共汽车
MUX
24
公共汽车
交流
DMD BUS
16
输入REGS
输入REGS
输入REGS
输入REGS
苹果
苹果
输入REGS
移
扩
电路
定时器
TRANSMIT REG
TRANSMIT REG
接收REG
串行
端口0
接收REG
串行
端口0
ALU
ALU
国内
DMA
PORT
16
输出REGS
输出REGS
输出REGS
输出REGS
输出REGS
16
R母线
4
中断
5
5
图1. ADSP- 2181框图
Rev. D的
–3–
ADSP-2181
运动支持的串行数据字长从3位到16位
并提供可选的A律和
μ律
根据扩
CCITT建议G.711 。
SPORT接收和发送部分可以生成唯一
中断在完成一个数据字的传输。
运动可以接收和发送的整个循环缓冲区
数据只有一个，每个数据字的开销周期。中断
后一个数据缓冲器传输被产生。
SPORT0有一个多通道的接口有选择的接收
并发送一个24位或32字，时分多路复用，
串行比特流。
SPORT1可以被配置为具有两个外部中断
（ IRQ0和
IRQ1)
而标志在标志和输出信号。该
内部产生串行时钟仍有可能在这个使用
配置。
引脚说明
针
姓名（或名称）
#
of
引脚
输入/
输出功能
O
I / O
I / O
I
I
I
I / O
O
I
O
O
I / O
*
*
*
*
*
*
*
*
*
–
–
处理器时钟输出
串行端口I / O引脚
串行端口1
or
两个外部
的IRQ ，
标志和标志out
IDMA端口读/写输入
IDMA端口选择
IDMA端口地址锁存器
启用
IDMA端口地址/数据总线
IDMA端口访问就绪
应答
断电控制
断电控制
输出FL AGS
可编程I / O引脚
（仅*模拟器）
（仅*模拟器）
（仅*模拟器）
（仅*模拟器）
（仅*模拟器）
（仅*模拟器）
（仅*模拟器）
（仅*模拟器）
（仅*模拟器）
接地引脚
电源引脚
CLKOUT 1
SPORT0
5
SPORT1
5
IRD ， IWR
IS
IAL
IAD
IACK
PWD
PWDACK
FL0 ， FL1 ，
FL2
PF7 ： 0
EE
EBR
EBG
EReset
EMS
EINT
ECLK
ELIN
ELOUT
GND
VDD
2
1
1
16
1
1
1
3
8
1
1
1
1
1
1
1
1
1
11
6
在ADSP - 2181是在128引脚TQFP和128引脚可用
PQFP封装。
引脚功能描述
针
姓名（或名称）
地址
数据
#
of
引脚
14
24
输入/
输出功能
O
I / O
地址输出引脚计划，
数据字节和I / O空间
数据I / O引脚的计划和
数据存储空间（ 8个MSB
也用作字节的空间
地址）
处理器复位输入
边沿或电平检测
中断请求
电平触发中断
请求
边沿触发中断
请求
总线请求输入
格兰特总线输出
公交格兰特洪输出
程序存储器选择输出
数据存储器选择输出
字节的存储器选择输出
I / O空间的内存选择输出
内存组合选择输出
存储器读使能输出
内存写使能输出
记忆地图选择输入
引导选项控制输入
时钟或石英晶体输入
RESET
IRQ2
IRQL0,
IRQL1
IRQE
BR
BG
BGH
PMS
DMS
血粉
IOMS
CMS
RD
WR
MMAP
BMODE
CLKIN ，
XTAL
1
1
I
I
2
1
1
1
1
1
1
1
1
1
1
1
1
1
2
I
I
I
O
O
O
O
O
O
O
O
O
I
I
I
*这些ADSP- 2181的引脚必须连接
只
在EZ -ICE接口
目标系统。这些引脚有没有功能，除了仿真过程中，和
不需要上拉或下拉电阻。
中断
中断控制器允许处理器的回应
11可能的中断和复位以最小的开销。
在ADSP- 2181提供了四个专门的外部中断
输入引脚
IRQ2 ， IRQL0 ， IRQL1
和
IRQE 。
此外，
SPORT1可能是侦察网络gured的
IRQ0 ， IRQ1 ，
FLAG_IN和
FLAG_OUT ，共计六个外部中断。 ADSP-的
2181还支持内部中断由定时器，字节
DMA端口，两个串行端口，软件和掉电
控制电路。中断级别内部优先级和
单独屏蔽的（除断电和复位） 。该
IRQ2 ， IRQ0
和
IRQ1
输入引脚可以被编程为
无论是电平还是边沿敏感。
IRQL0
和
IRQL1
是电平
敏感，
IRQE
是边沿敏感。在优先级和向量
所有中断的地址的示于表Ⅰ。
–4–
Rev. D的
ADSP-2181
表一，中断优先级和中断向量地址
掉电
中断源
复位（或Power -了PUCR = 1 ）
掉电（非屏蔽）
IRQ2
IRQL1
IRQL0
SPORT0 TRANSMIT
SPORT0接收
IRQE
BDMA中断
SPORT1发送或
IRQ1
SPORT1接收或
IRQ0
定时器
中断向量
地址（十六进制）
0000 （最高
优先级）
002C
0004
0008
000C
0010
0014
0018
001C
0020
0024
0028 （最低
优先级）
在ADSP- 2181处理器具有低功耗功能，让
该处理器通过输入一个非常低的功耗休眠状态
硬件或软件控制。下面是与电源的简短列表
下来的功能。关于上电的详细信息
断特性，指的是
ADSP -2100系列用户手册，
第三版
“系统接口”一章。
从断电快速恢复。处理器开始
在只有100个CLKIN周期执行指令。
支持外部产生的TTL或CMOS
处理器时钟。外部时钟可以继续运行
在不影响功耗最低的掉电
评级和100 CLKIN周期的恢复。
支持水晶操作包括禁用振荡
荡器，以节省电源（处理器自动等待4096
CLKIN周期的晶体振荡器来启动或稳定
丽泽） ，并让振荡器运行，使100 CLKIN
循环启动。
掉电既可由掉电引脚启动
（ PWD ）或软件关断力位。
中断支持允许无限数量的指令
系统蒸发散之前可选择关闭电源执行。
掉电中断也可以被用作一个非
屏蔽，边沿敏感中断。
脉络清晰/保存控制允许处理器CON组
tinue离开的地方开始，或用干净的环境时，
离开掉电状态。
该
RESET
销也可以用于终止加电
下来。
掉电承认引脚指示时，时处理
SOR已经进入掉电。
空闲
中断程序既可以是嵌套的具有较高优先级
采取中断优先级或顺序处理。之间
中断产生可屏蔽或揭露与IMASK寄存器。
各中断请求逻辑与的位
在IMASK ;最高优先级的未屏蔽的中断是然后
选择。掉电中断是不可屏蔽的。
在ADSP- 2181屏蔽所有中断在一个指令周期
下面的指令的执行是莫迪网络上课的
IMASK寄存器。这并不影响串口自动缓冲
或DMA传输。
中断控制寄存器， ICNTL ，控制中断程序套
荷兰国际集团和定义
IRQ0 ， IRQ1
和
IRQ2
外部中断来
无论是边沿或电平敏感。该
IRQE
销是一个外部
边缘敏感中断并可以强制和清除。该
IRQL0
和
IRQL1
引脚的外部电平敏感中断。
国际金融公司寄存器是一个只写寄存器，用于强制和明确的
中断。
芯片堆叠保持处理器的状态，并automati-
中断处理期间保持美云。堆是12
深层次，允许中断，循环和子程序嵌套。
下面的指令允许全局使能或禁用servic-
荷兰国际集团的中断（包括功率下降） ，而不管
IMASK的状态。禁用中断不会影响序列
端口自动缓冲DMA或。
ENA INTS ;
DIS INTS ;
当处理器复位时，中断服务被启用。
低功耗工作
当ADSP- 2181在空闲模式下，处理器
等待无限期地处于低功率状态，直到一个中断
发生。当一个未屏蔽的中断发生时，被服务;
执行然后按照指令继续
空闲
指令。
慢闲置
该
空闲
指令提高了在ADSP- 2181让
处理器的内部时钟信号被减慢，还
降低功耗。降低时钟频率
昆西，正常的时钟速率的可编程部分，
通过在给定的一个可选择的除数指定
空闲
IN-
梁支。指令的格式是
IDLE（ n）的;
哪里
n
= 16 ，32，64或128 ，此指令保持
处理器功能齐全，但在较低的时钟运行
率。虽然这是在该状态下，处理器的其他内部
时钟信号，如SCLK， CLKOUT信号和定时器时钟，
用相同的比率被降低。的默认窗体
指令，没有时钟分频值时给出，是标准
空闲
指令。
在ADSP- 2181有三种低功耗模式，显著
降低功耗，当该装置根据操作
待机状态。这些模式包括：
掉电
空闲
慢空闲
CLKOUT引脚也可以被禁用，以减少外部
功耗。
Rev. D的
–5–
QQ：2881677436 复制
