a
微电脑DSP
ADSP-2171/ADSP-2172/ADSP-2173
功能框图
节目
只读存储器
8K ×24
节目
SEQUENCER
节目
内存
2K ×24
内存
断电
控制
逻辑
FL AGS
外
地址
公共汽车
数据
地址
发电机
DAG 1
DAG 2
特点
30 ns指令周期，从时间（ 33 MIPS ）
16.67 MHz晶体在5.0 V
50 ns指令周期为10 MHz的时间（ 20 MIPS ）
水晶在3.3 V
ADSP- 2100系列代码&功能兼容
新指令集增强功能位Manipula-
化指令，乘法指令，偏
舍入和全局中断屏蔽
公交格兰特杭逻辑
2K字片内程序存储器RAM中
2K字片内数据存储器RAM中
8K字片内程序存储器ROM中
(ADSP-2172)
8位或16位并行主机接口
在5.0 V 300 mW的典型功耗为30纳秒
在3.3 V 70 mW的典型功耗为50纳秒
掉电模式下拥有小于0.55毫瓦（ ADSP-
2171 / ADSP- 2172 ）和0.36兆瓦（ ADSP - 2173 ）的CMOS
待机功耗与100周期恢复
从断电
两用程序存储器的两个指令
和数据存储
独立的ALU ，乘法器/累加器和桶
移位计算单元
两个独立的数据地址发生器
功能强大的程序定序器提供
零开销循环
有条件的指令执行
两个双缓冲串行端口与扩
硬件和自动数据缓冲
可编程的16位间隔定时器预分频器
可编程等待状态产生
内部程序存储器的自动引导
字节宽度的外部存储器，例如EPROM或
通过主机接口
单机执行ROM （可选）
单周期指令执行
单周期上下文切换
多功能指令
三边沿或电平触发的外部中断
在待机模式下功耗低
128引脚TQFP和128引脚PQFP
概述
数据
内存
2K ×16
程序存储器地址
数据存储器地址
程序存储器数据
数据存储器数据
运算单元
ALU
苹果
移
定时器
串口
SPORT 0
体育1
外
数据
公共汽车
主持人
接口
PORT
ADSP -2100 BASE
架构
在ADSP- 217x结合了ADSP -2100的基础架构
（三个计算单元，数据地址生成器和一个亲
克音序器）与两个串行端口，一个主机接口端口，
可编程定时器，丰富的中断能力和导通
片内程序存储器和数据存储器。
此外，在ADSP- 217x支持新的指令，这
包括位操作位设置，位清除，位切换，位测试 -
新的ALU常数，新的乘法指令（x平方） ，
偏置舍入和全局中断屏蔽，以提高
灵活性。在ADSP- 217x还具有总线授权亨逻辑
（ BGH ）功能。
在ADSP- 217x提供的程序RAM 2K字（24位）
和数据存储器的2K字（ 16位） 。在ADSP- 2172亲
国际志愿组织的程序ROM的额外8K字（ 24位） 。电源 -
断电路还设置来满足低功率需求
电池供电的便携式设备。在ADSP - 217x是可用
能够在128引脚TQFP和128引脚PQFP封装。
制造成高速，双金属，低功耗，CMOS
过程中， ADSP- 217X工作在30 ns指令周期
时间。每条指令可以在一个处理器周期内执行。
在ADSP- 217x的灵活的架构和全面的IN-
梁支集允许所述处理器执行的多个操作
并联。在一个处理器周期中，ADSP- 217x可以：
产生下一个程序地址
取出下一条指令
执行一个或两个数据移动
更新一个或两个数据的地址指针
执行计算操作
这发生时，处理器继续到：
接收并通过两个串行端口传输数据
接收和/或通过主机接口端口发送数据
递减计时器
ADI公司， 1995年
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 617 / 329-4700
传真： 617 / 326-8703
在ADSP- 2171 ， ADSP -2172和ADSP- 2173顷单芯片
微型计算机为数字信号处理而优化（DSP）的
和其他高速数字处理应用。该
ADSP- 2171和ADSP -2172是专为5.0 V的应用
系统蒸发散。在ADSP- 2173是专为3.3 V的应用程序。该
ADSP- 2172还具有程序ROM 8K字（24位） 。
REV 。一
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
ADSP-2171/ADSP-2172/ADSP-2173
开发系统
附加信息
在ADSP -2100系列开发软件，一套完整
对软件和硬件系统开发，支持工具
在ADSP- 217x 。该系统集成商提供了一个高层次的
方法下开发限定的系统的体系结构
换货。汇编器的代数语法，很容易
编程和调试。链接器将对象文件转换为
可执行文件。该模拟器提供了一个互动
指令级的仿真用一个可重新配置的用户界面
显示硬件环境的不同部分。一
PROM分配器产生PROM编程器兼容的文件。
C编译器的基础上，自由软件基金会的
GNU C编译器，生成ADSP- 217x的汇编源
代码。运行时库包括超过100 ANSI标准
数学和DSP的特定功能。
EZ-工具，成本低，易于使用的硬件工具，也支持
ADSP-217x.
在ADSP- 217x EZ -ICE
仿真辅助硬件DE-
窃听ADSP - 217x系统。该模拟器由硬
洁具，主机驻留软件，仿真器的探针，并
针适配器。该仿真器进行全方位的EMULA-
化功能，包括单机操作或操作
目标，向上设定到20断点，单步或全速
在目标运行，检查和改变寄存器和
内存值，和PC上传/下载功能。如果您计划
使用模拟器，你应该考虑仿真器的限制条
行动（仿真器和处理器的操作之间的差异） 。
在EZ -LAB
评估板是PC插卡，但能
工作在独立模式。该评估板/ DE-系统
发展最董事会执行EPROM或基于亲下载
克。模块化的模拟前端子卡不同
编解码器将提供。
EZ -ICE和EZ -LAB注册ADI公司的商标。
本数据手册提供了ADSP - 217x的一般概述
功能。对于在建筑的其他信息，并
该处理器的指令集，指的是
ADSP -2100系列
用户手册。
有关发展的更多信息
系统和ADSP- 217x程序员的参考信息，
参阅
ADSP -2100系列汇编工具&模拟器
手册。
体系结构概述
图1是在ADSP- 217x的整体框图。该
处理器包含三个独立的计算单元：
ALU，乘法器/累加器（MAC）和移位器。该
计算单元直接处理16位数据并具有provi-
sions支持多倍计算。该ALU per-
形成一组标准的算术和逻辑运算;师
此外，还支持原语。 MAC完成单周期
乘，乘/加与和乘/减运算
40位的积累。移位器执行逻辑和
算术移位，归一化，非规范化，并从中获得
指数操作。该移位器可用于高效地
实现数字格式控制，包括多字和
块浮点表示。
内部结果（R ）总线直接连接的计算
单元，使得任何单元的输出可以是任何单元的输入
在下一周期。
一个功能强大的程序定序器和两个专用的数据地址
发电机确保有效地提供操作数的这些compu-
tational单位。音序器支持条件跳转，分
例程调用并在一个周期内的回报。随着内环
计数器和循环堆栈中， ADSP- 217x执行循环代码
零开销;没有明确的跳转指令来
维持循环。
指令
注册
数据
地址
发电机
#1
数据
地址
发电机
#2
程序ROM
8K ×24
程序SRAM
2K ×24
数据
SRAM
2K ×16
BOOT
地址
发电机
掉电
控制
逻辑
3
2
节目
SEQUENCER
14
FL AGS
外
地址
公共汽车
14
PMA总线
DMA总线
MUX
14
24
PMD BUS
外
数据
公共汽车
24
公共汽车
交流
16
MUX
DMD BUS
输入REGS
ALU
输出REGS
输入REGS
苹果
输出REGS
16
输入REGS
移
输出REGS
控制
逻辑
扩
电路
TRANSMIT REG
接收REG
串行
端口0
定时器
HIP
控制
11
TRANSMIT REG
接收REG
串行
端口1
5
HIP
数据
公共汽车
HIP
注册
16
R母线
5
图1. ADSP- 217x框图
–2–
REV 。一
ADSP-2171/ADSP-2172/ADSP-2173
两个数据地址产生器（ DAG）的规定地址
同时双取操作数（从数据存储器和亲
程序存储器） 。每个DAG维护和更新四个地址
指针。每当指针用于访问数据（间接
寻址），它是后修饰通过四个POS-之一的值
sible修改寄存器。长度值可伴
每个指针来实现自动模寻址
循环缓冲区。
英法fi cient数据传输实现了与使用网络的内部已经
巴士。
程序存储器地址（ PMA ）总线
程序存储器的数据（ PMD ）总线
数据存储器地址（ DMA ）总线
数据存储器的数据（ DMD ）总线
结果（R ）总线
两个地址总线（ PMA和DMA）的共享单个外部
地址总线，从而使存储器进行片外扩展，并且
2条数据总线（ PMD和DMD）共享一个外部数据
总线。
程序存储器可存储指令和数据，可准许
婷的ADSP- 217x获取两个操作数在一个周期内， 1
从程序存储器和一个数据存储器。 ADSP-的
217x可以从片内程序存储器取操作数和
在同一周期中的下一条指令。
内存接口支持慢的回忆和内存 -
映射的外设具有可编程等待状态的产生。
外部设备能够获得的外部总线与总线控制
请求/准许信号（ BR和
BG ） 。
一个执行模式（转到
模式），允许ADSP- 217x继续从运行间
最终记忆。正常执行模式要求所述处理器
暂停而巴士理所当然的。
除了地址和数据总线，用于外部存储器
连接，在ADSP- 217x具有一个可配置的8位或16位
主机接口（ HIP） ，方便连接到主机proces-
SOR 。臀部是由16个数据/地址引脚和11控制
销。臀部是非常灵活，并提供一个简单的接口
面临到各种宿主处理器。例如，摩托罗拉
68000系列，英特尔公司80C51系列和Analog Devices公司
ADSP- 2101可以很容易地连接到所述的HIP 。主机亲
处理器可以在片上存储器，通过初始化ASDP - 217x的
在HIP 。
在ADSP- 217x可以应对11中断。可以有
多达3个外部中断，配置为边沿或电平敏感
略去，并且由定时器生成8个内部中断，则
串行端口（ “体育” ） ，髋部，在断电电路，
和软件。还有一个主复位信号。
这两个串行端口提供完整的同步串行接
terface可选。硬件和广泛的VARI-
的有框或无框的数据传输的ETY和接收模式
操作。每个端口可以产生内部可编程
串行时钟或接受外部串行时钟。
启动电路为负载片上程序存储器
自动从字节宽度的外部存储器。复位后，
7等待状态是自动生成的。这允许
例如， 30纳秒的ADSP- 217x使用外部的200ns
EPROM作为引导存储器。多个程序可以被选择
从没有额外的硬件EPROM加载。该
片内程序存储器也可以通过初始化
HIP 。
在ADSP- 217x具有三个通用标志输出
其状态可以通过软件来同时改变。
可以使用这些输出到一个事件信号到外部
装置。此外，上SPORT1数据输入和输出引脚
可替换地配置为输入标志和一个输出端
FL AG 。
可编程间隔定时器产生周期性的中断。一
16位计数寄存器（ TCOUNT ）每次递减
n
亲
处理器周期，其中
N-L
是存储在一个8位的比例值寄存器
之三（ TSCALE ） 。当计数寄存器达到的值
零，产生一个中断和计数寄存器重新加载
从16位周期寄存器（ TPERIOD ） 。
在ADSP- 217x指令集提供了灵活的数据移动
和多功能（一个或两个数据移动用的计算）
指令。每条指令可以在一个亲被执行
处理器周期。在ADSP- 217x汇编语言使用的alge-
braic语法，易于编程和可读性。综合
一套开发工具支持项目发展。
串口
在ADSP- 217x集成了两个完整的同步串行
端口（ SPORT0和SPORT1 ），串行通信和
多机通信。
这里是ADSP- 217x的性能的简要列表
运动。参阅
ADSP -2100系列用户手册
为
进一步的细节。
运动是双向的，有一个独立的，双
缓冲的发射和接收部分。
运动可以使用外部串行时钟或生成自己的
内部串行时钟。
体育项目有独立的帧的接收和发送
麻省理工学院的部分。部分在无框模式或框架运行
同步信号的内部或外部产生。
帧同步信号是高有效或倒置，与任
两个脉冲的脉宽和定时。
体育赞助的串行数据字长从3位到16位
并提供可选的A律和
μ律
根据扩
CCITT建议G.711 。
SPORT接收和发射部分可以生成唯一
中断在完成一个数据字的传输。
的SPORT可接收和发射的整个循环缓冲器
数据只有一个，每个数据字的开销周期。中断
后一个数据缓冲器传输被产生。
SPORT0具有多声道接口来选择性地接收
并发送一个24或32字，时分多路复用，
串行比特流。
SPORT1可以CON组fi gured有两个外部中断
（ IRQ0和IRQ1 ）和标志在标志和输出信号。该
内部产生串行时钟仍有可能在这个使用
配置。
REV 。一
–3–
ADSP-2171/ADSP-2172/ADSP-2173
引脚说明
在ADSP - 217x是128引脚TQFP和128引脚可用
PQFP封装。表一载的引脚说明。
表一， ADSP- 217x引脚列表
针
组
名字
地址
数据
#
of
输入/
引脚输出功能
14
24
O
I / O
地址输出的程序，
数据和引导存储空间
数据I / O引脚的程序
和数据存储器。输入
仅用于引导存储器空间，
用两个MSB用作引导
空间地址。
处理器复位输入
外部中断请求＃ 2
外部总线请求输入
外部总线输出格兰特
外部总线授权挂起输出
外部程序存储器选择
外部数据存储器选择
引导存储器选择
外部存储器读使能
外部存储器写使能
内存映射选择
外部时钟或石英晶体
输入
处理器时钟输出
HIP选择输入
HIP确认输出
8/16位主机选择输入
0 = 16位; 1 = 8位
引导模式选择输入
0 = EPROM /数据总线; 1 = HIP
巴士频闪选择输入
0 = RD ， WR ; 1 = RW ， DS
HIP地址/数据模式选择
输入0 =独立; 1 =
复
HIP的读选通信号/读/写
选择输入
HIP写选通/主机数据
频闪选择输入
HIP的数据/数据和地址
主机地址2 /地址锁存器
使能输入
主机地址1和0输入
串口0的I / O引脚（ TFS0 ，
RFS0 ， DT0 ， DR0 ， SCLK0 ）
SPORT1
or
IRQ1
(TFS1)
IRQ0
(RFS1)
SCLK1
FO （ DT1 ）
FI （ DR1 ）
FL2–0
V
DD
GND
PWD
PWDACK
5
1
1
1
1
1
3
6
11
1
1
I / O
I
I
O
O
I
O
串口1的I / O引脚
外部中断请求＃ 1
外部中断请求0 ＃
可编程时钟输出
标志输出引脚
国旗输入引脚
通用标志输出
引脚
电源引脚
接地引脚
掉电引脚
断电确认引脚
I
O
主机接口
RESET
IRQ2
BR
BG
BGH
PMS
DMS
血粉
RD
WR
MMAP
CLKIN ，
XTAL
CLKOUT
HSEL
HACK
HSIZE
BMODE
HMD0
HMD1
1
1
1
1
1
1
1
1
1
1
1
2
1
1
1
1
1
1
1
I
I
I
O
O
O
O
O
O
O
I
I
O
I
O
在ADSP - 217x主机接口端口是AL-并行I / O口
低点为一个简单的连接到主处理器。通过
静压，在ADSP- 217x可以作为存储器映射外设
全部擦除到主计算机。 HIP的可以被认为是作为一个区域
的双端口存储器，或邮箱寄存器，允许commu-
在ADSP- 217x的计算核心之间讯
上位机。
臀部是完全异步的。可以在主处理器
中写入数据等静压而在ADSP- 217x工作在满
速度。
HIP的可以用下面的引脚进行配置：
HSIZE HIP配置为8位或16位的通信
主处理器。
BMODE （当MMAP = 0），确定是否ADSP-
217x从主机处理器靴（过HIP ）或EX-
ternal EPROM（通过数据总线） 。
HMD0配置总线闪光灯作为单独的读取和写入
选通，或一个单一的读/写选择和主机数据选通。
HMD1选择单独的地址（ 3位）和数据（ 16位）的
公共汽车，或一个复用的， 16位地址/数据总线与地址
锁存使能。
连接这些管脚到适当的值配置ADSP-
217x为直线接口到各种行业标准
微处理器和微型计算机。
在8位读操作， ADSP- 217x三态高8位
的总线。当主处理器写入的8位值的
静压，高8位全零。有关其他信息
灰指
ADSP -2100系列用户手册。
臀操
I
I
I
HRD / HRW
HWR / HDS
HD15–0/
HAD15-0
HA2/ALE
HA1–0/
未使用
SPORT0
1
1
I
I
16
1
I / O
I
臀部包含6个数据寄存器（ HDR5-0 ）和两个状态
寄存器（ HSR7-6 ）与相关联的HMASK寄存器
屏蔽中断从个人静压数据寄存器。所有HIP
数据寄存器是存储器映射到内部数据
内存中的ADSP- 217x的。 HIP传输可以管理我们 -
荷兰国际集团要么中断或轮询机制。这些寄存器
在部分中显示“ ADSP - 217x寄存器。 ”
HIP的允许由主机执行的软件复位
处理器。内部软件复位信号被确认为5
ADSP- 217x处理器周期。
2
5
I
I / O
–4–
REV 。一
ADSP-2171/ADSP-2172/ADSP-2173
中断
中断控制器允许处理器的回应
11可能的中断和复位以最小的开销。
在ADSP- 217x可提供多达3个外部中断输入
销，
IRQ0 ， IRQ1
和
IRQ2 。 IRQ2
始终可用作为一个专用
cated针; SPORT1可以被重新配置为
IRQ0 ， IRQ1 ，
和
该标志。在ADSP- 217x还支持内部中断
定时器，主机接口端口，两个串行端口，软件，
和断电的控制电路。中断级别在 -
ternally优先并单独屏蔽（除加电
向下重设） 。输入引脚可以被编程为
无论是电平还是边沿敏感。优先级和向量地址
所有中断的衣服示于表II中，并且中断
寄存器示于图2中。
中断可以屏蔽或揭露与IMASK寄存器
之三。各中断请求逻辑与
位IMASK ;最高优先级的未屏蔽的中断是然后
selected.The断电中断是不可屏蔽的。
在ADSP- 217x屏蔽所有中断在一个指令周期
下面的指令的执行是莫迪网络上课的
IMASK寄存器。这不影响自动缓冲。
中断控制寄存器， ICNTL ，允许外部IN-
中断随时将任意边沿或电平敏感。中断例程
既可以是嵌套的具有较高优先级的中断服用prece-
置信或顺序处理。
国际金融公司寄存器是一个只写寄存器，用于强制和明确的
从中断软件生成的。
表II中。中断优先&中断向量地址
中断源
复位（或Power -了PUCR = 1 ）
断电（非屏蔽）
IRQ2
HIP写
HIP阅读
SPORT0 TRANSMIT
SPORT0接收
软件中断1
软件中断0
SPORT1发送或
IRQ1
SPORT1接收或
IRQ0
定时器
中断向量
地址（十六进制）
0000 （最高
优先级）
002C
0004
0008
000C
0010
0014
0018
001C
0020
0024
0028 （最低
优先级）
芯片堆叠保持处理器的状态，并automati-
中断处理期间保持美云。
堆栈是12级深，以便进行中断嵌套。
下面的指令允许全局使能或禁用servic-
荷兰国际集团的中断（包括断电）的，不管
IMASK的状态。禁用中断不会影响
自动缓冲。
ENA INTS ;
DIS INTS ;
当您重置处理器，中断服务程序被激活。
ICNTL
4
3
2
1
0
15
14
13
12
11
10
9
IMASK
8
7
6
5
4
3
2
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1 =启用， 0 =禁用
IRQ0灵敏度
IRQ1灵敏度
IRQ2灵敏度
中断嵌套
1 =启用， 0 =禁用
1 = EDGE
0 = LEVEL
IRQ2
HIP写
HIP阅读
SPORT0 TRANSMIT
SPORT0接收
定时器
IRQ0或接收SPORT1
IRQ1或发送SPORT1
软件0
软件1
国际金融公司（IFC）
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
0
中断FORCE
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
中断清除
IRQ2
SPORT0 TRANSMIT
SPORT0接收
软件1
软件0
SPORT1发送或IRQ1
SPORT1接收或IRQ0
定时器
定时器
SPORT1接收或IRQ0
SPORT1发送或IRQ1
软件0
软件1
SPORT0接收
SPORT0 TRANSMIT
IRQ2
图2.中断寄存器
REV 。一
–5–
QQ：2880707522 复制
