【SHARC处理器ADSP-21477/ADSP-21478/ADSP-21479摘要高性能的32位/】,IC型号ADSP-21479KSWZ-1A,ADSP-21479KSWZ-1A PDF资料,ADSP-21479KSWZ-1A经销商,ic,电子元器件-51电子网

SHARC处理器

ADSP-21477/ADSP-21478/ADSP-21479

摘要

高性能的32位/ 40位浮点处理器

对于高性能的音频处理优化

单指令多数据（SIMD）计算

架构

片上存储器上到五楼位片上内存， 4M位

片上ROM

高达300 MHz的工作频率

通过汽车应用认证。看

汽车的精良

在第75 UCTS

代码与SHARC系列的所有其他成员兼容

在ADSP- 2147x处理器可提供独一无二的

以音频为中心的外围设备，如数字应用

接口，串口，精密时钟发生器，S / PDIF

收发器，异步采样率转换器，输入

数据端口，等等。

包含最新的音频工厂编程的ROM版本

杜比和DTS ，解码器可用于IP许可证

有关完整的订购信息，请参阅

订购指南

第76页。

内部存储器

SIMD核心

指令

缓存

第5阶段

SEQUENCER

CORE

定时器

块0

的RAM / ROM的

1座

的RAM / ROM的

BLOCK 2

内存

3座

内存

DAG1/2

DMD

64-BIT

核心巴士

横栏

B0D

64-BIT

DMD

64-BIT

B1D

64-BIT

B2D

64-BIT

B3D

64-BIT

PEX

PEY

PMD

64-BIT

内部存储器I / F

PMD 64位

环保署总线64位

IOD0 32位

FLAGx / IRQx /

TMREXP

JTAG

热

二极管

外围总线32位

IOD1

32-BIT

IOD0 BUS

外设总线

FFT

FIR

IIR

DTCP /

MTM

SPEP BUS

CORE

标志/

PWM3-1

PCG

C-D

定时器

1-0

移位的S / PDIF

REG的Tx / Rx

PCG

A-D

ASRC PDAP / SPORT

IDP

7-0

3-0

7-0

核心PWM

标记3-0

AMI

SDRAM

CTL

TWI SPI / UART B

RTC

MLB WDT

DPI路由/销

戴路由/销

外部端口引脚MUX

DPI外设

戴外设

外设

外

PORT

图1.功能框图

SHARC和SHARC徽标是ADI公司的商标。

版本C

文档反馈

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标是其各自公司的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

技术支援

www.analog.com

ADSP-21477/ADSP-21478/ADSP-21479

摘要................................................. .............. 1

概述................................................ 3

家庭核心架构........................................ 4

家庭周边建筑................................ 8

I / O处理器的特性......................................... 12

系统设计................................................ .... 13

开发工具............................................. 13

附加信息........................................ 15

相关信号链.......................................... 15

引脚功能描述....................................... 16

规格................................................. ....... 21

工作条件.......................................... 21

电气特性....................................... 22

最大功率耗散................................ 24

包装信息........................................... 24

ESD敏感度................................................ ... 24

绝对最大额定值................................... 24

时序规格........................................... 25

输出驱动电流......................................... 65

测试条件................................................ 65 ..

电容负载.............................................. 65

热特性........................................ 66

88 LFCSP_VQ铅作业................................ 68

100 LQFP_EP铅作业................................ 70

196 -BGA球分配........................................ 72

外形尺寸................................................ 73

表面贴装设计.......................................... 75

汽车产品........................................... 75

订购指南................................................ ..... 76

修订历史

7月13日 - 修订版。 B到C版

更新

开发工具.................................... 13

修订后的MS

1-0

引脚说明和V

DD_RTC

在引脚说明

引脚功能描述....................................... 16

来自我纠正参数

DD- INTYP

到我

DD_INT

电气特性.......................................... 22

改进

总功率耗散.............................. 23

添加脚注3

表32

AMI读.................. 37

在改变最大值

表43

脉冲宽度调制

发电机（ PWM ） .............................................. .. 51

纠正在表61以下铅名称

88 LFCSP_VQ铅作业............................... 68

CLK_CFG_1到CLK_CFG1

BOOTCFG_0到BOOT_CFG0

BOOTCFG_1到BOOT_CFG1

CLK_CFG_0到CLK_CFG0

XTAL2到XTAL

更新了封装外形图纸88引脚LFCSP封装，

在100引脚封装LQFP_EP

外形尺寸..... 73

增加了汽车模型和修正模型表64

（汽车产品型号）在

汽车产品... 75

要查看相关的产品/工艺变更通知（PCN ）

本数据手册的修订，请浏览该处理器的产品页面

对

www.analog.com

网站并使用查看PCN链接。

产品应用RESTRICTION

没有在体内应用体液成分的使用

监测，包括监测一个或多个所述康波的

形成，或堂费可以是部分或污染人体

血液或其他体液，例如，但不限于， CAR-

boxyhemoglobin ，高铁血红蛋白总血红蛋白，氧

饱和度，氧含量，分数动脉血氧饱和度

灰，胆红素，葡萄糖，药物，脂质，水，蛋白质，和pH值。

版本C |

第2页76 |

2013年7月

ADSP-21477/ADSP-21478/ADSP-21479

概述

在ADSP- 2147x SHARC

处理器的成员

SIMD SHARC系列DSP的功能ADI公司

超级哈佛架构。该处理器的源代码

与之兼容的ADSP- 2126x ， ADSP- 2136x ， ADSP- 2137x ，

ADSP - 2146x和ADSP- 2116x的DSP ，以及与第一

代ADSP- 2106x在SISD SHARC处理器（单

指令单数据）模式。这些处理器是32位/

40位浮点处理器的高perfor-优化

曼斯音频应用具有较大的片上SRAM ，多

内部总线以消除I / O瓶颈，以及创新

数字应用接口（ DAI）。

表1

显示性能基准测试的ADSP- 2147x

处理器。

表2

示出了单个产品的特征

产品。

表1.处理器基准测试

基准算法

1024点复数FFT

（ 4基数，以冲销）

FIR滤波器（每点击）

IIR滤波器（每双二阶）

矩阵乘法（流水线）

[3 × 3] × [3 × 1]

[4 × 4] × [4 × 1]

除（ Y / × ）

平方根的倒数

表2. ADSP- 2147x系列特性（续）

ADSP-21477

ADSP-21478

ADSP-21479

特征

看门狗定时器

实时时钟

2, 3

移位寄存器

IDP / PDAP

UART

DAI （ SRU ） / DPI （ SRU2 ）

S / PDIF收发器

是的

20/14引脚

-128分贝

是的

速度

（在300MHz下）

30.59 μs

1.66纳秒

6.65纳秒

14.99纳秒

26.66纳秒

11.61纳秒

18.08纳秒

速度

（200 MHz）的

45.885 μs

2.49纳秒

9.975纳秒

22.485纳秒

39.99纳秒

17.41纳秒

27.12纳秒

SPI

TWI

SRC的SNR性能

热敏二极管

签证支持

100-Lead

LQFP

88-Lead

LFCSP_VQ

196球CSP_BGA

100引脚LQFP

88引脚LFCSP_VQ

包

假设在多通道SIMD模式下的两个文件。

表2. ADSP- 2147x系列特性

ADSP-21477

ADSP-21478

ADSP-21479

该处理器的100引脚和88引脚封装不包含外部

端口。 SDRAM控制器引脚都必须使用这个程序包时被禁用。

欲了解更多信息，请参阅

引脚功能描述在第17页。

可仅在196球CSP_BGA封装。

实时时钟（ RTC），仅支持的产品时的温度范围

0° C至+ 70°C ，不支持其他所有温度等级。

可仅在88引脚和100引脚封装。

特征

频率

内存

只读存储器

脉冲宽度调制

外部端口接口

（ SDRAM ， AMI ）

串口

从体育的直接DMA

到外部存储器

FIR ， IIR ， FFT加速器

MediaLB接口

200兆赫

高达300 MHz

3M位

5M位

该图

第1页

示出了两个时钟域（芯和

I / O处理器）组成的ADSP- 2147x处理器。该

核心时钟域包含以下功能。

两个处理单元（ PEX ， PEY ），其中每一个的COM

一九八六年四月十二一个ALU，乘法器，移位器和数据寄存器文件

两个数据地址发生器（ DAG1 ， DAG2 ）

一个程序序列器与指令缓存

PM和DM总线支持2× 64位的数据的能

在每一个核心的亲内存和核心之间传输

处理器周期

一个周期性间隔定时器的引脚

片上SRAM （上到五楼位）

2M位

不适用

4M位

4个单元（ 3中100引线

包）

是的， 16位

是的

汽车模型

只

用于仿真和边界扫描的JTAG测试访问端口。

该JTAG通过突破性的用户提供软件调试

点，这允许灵活的异常处理。

版本C |

第3页76 |

2013年7月

ADSP-21477/ADSP-21478/ADSP-21479

在ADSP- 2147x的框图

第1页

还示出了

外设时钟域（也被称为I / O处理器），

它包含以下功能：

IOD0 （外设DMA ）和IOD1 （外部端口DMA ）

公交车为32位数据传输

外设和外部端口总线为核心的连接

外部端口与异步存储器接口

（ AMI）和SDRAM控制器

4单位为脉冲宽度调制（PWM）控制

1存储器到存储器（MTM）单元，用于内部到内部

内存传输

数字应用接口，包括四个精密

时钟发生器（PCG ），输入数据端口（IDP / PDAP ）

串行和并行互连，一个S / PDIF

接收器/发送器， 4异步采样率CON-

流器， 8个串行接口，一个移位寄存器和一个灵活

信号路由单元（ SRU DAI ）。

数字外设接口，包括两个定时器，一个2

线接口，一个UART ，两个串行外围接口

（ SPI ），两个精密时钟发生器（ PCG ），三脉

宽度调制（PWM ）单元，以及一个灵活的信号rout-

ING部（ DPI SRU ）。

如图所示，在SHARC内核框图

第5页，

亲

处理机使用两个计算单位，以提供一个显著

在对以前的SHARC处理器的性能提升

一系列的DSP算法。凭借其SIMD计算硬件

洁具，该处理器可以执行1.8 GFLOPS的运行

300兆赫。

元素。当使用的DAG中的SIMD数据传输

模式中，两个数据值传送与每个存储器或稳压

存器文件访问。

SIMD方式是从外部SDRAM的支持，但并不支持

移植的AMI 。

独立，并行计算单位

内的每个处理单元的一组计算单元。

所述计算单元包括一个算术/逻辑单元的

（ ALU ），乘法器和移位器。这些单位执行所有操作

系统蒸发散在单个周期。每个处理中的三个单位

元件平行排列，从而最大限度地计算

吞吐量。单一的多功能指令执行的并行

ALU和乘法运算。在SIMD模式下，并行

ALU和乘法器操作发生在这两个元素的处理

求。这些运算单元支持IEEE 32位单

精度浮点， 40位扩展精度浮点

点，和32位定点数据格式。

定时器

该处理器包含一个内核定时器，可以产生周期性的

软件中断。核心定时器可配置为使用

FLAG3作为定时器到期信号。

数据寄存器文件

每个处理单元包括一个通用的数据寄存器

之三文件。计算之间的寄存器文件的数据传输

单元和数据总线，并存储中间结果。这些

10端口， 32个寄存器（16小学， 16所中学）寄存器文件，

组合与处理器的增强型哈佛结构，

允许计算单元之间无约束数据流

内部存储器中。在PEX的寄存器被称为

R0 - R15和PEY为S0 - S15 。

家庭核心架构

该处理器代码与组件，电平兼容

在ADSP- 2146x ， ADSP- 2137x ， ADSP- 2136x ， ADSP- 2126x ，

ADSP- 21160 ，和ADSP- 21161 ，并与所述第一代

ADSP- 2106x SHARC处理器。在ADSP- 2147x份额架构设计师用手工

与ADSP- 2126x ， ADSP- 2136x ， ADSP- tectural功能

2137x ， ADSP- 2146x和ADSP- 2116x SHARC SIMD proces-

感器，如图

图2

并在以下部分详细说明。

上下文切换

许多处理器的寄存器有二次寄存器

可以在中断服务的情况下快速启动

开关。在寄存器文件中的数据寄存器，该寄存器的DAG ，

和乘法器结果寄存器都有辅助寄存器。

主寄存器活性复位，而次级

寄存器由控制位在一个模式控制寄存器激活。

SIMD计算引擎

该处理器包含两个计算处理单元

该操作作为一个单指令，多数据（SIMD）

引擎。的处理元件被称作PEX和PEY

每个包含一个ALU ，乘法器，移位器和寄存器文件。

PEX始终是积极的，并PEY可以通过设置来启用

在MODE1寄存器PEYEN模式位。 SIMD模式允许

所述处理器执行相同的指令在两个处理

元素，但每个处理元件上操作的不同

数据。这种架构是高效的执行数学运算密集

DSP算法。

SIMD方式也影响数据之间传输的方式

存储器并且由于数据的两倍的处理元件

带宽是必需的，以维持在计算操作

处理元素。因此，在进入SIMD模式还dou-

BLES存储器和处理之间的带宽

通用寄存器

普遍的寄存器可用于一般用途的任务。该

USTAT （ 4 ）寄存器，可方便的位操作（设置，清除，

切换，测试， XOR ）的所有外设控制及状态

寄存器。

数据总线交换寄存器（ PX ）允许将数据传递

64位的PM数据总线和64位DM数据总线之间，或在

40位寄存器文件和PM / DM数据总线之间。这些

寄存器包含硬件来处理的数据宽度的差异。

指令和四操作数的单周期取

该处理器采用的增强型Harvard架构

该数据存储器（DM）的总线传输的数据和亲

克存储器（PM）的总线传输指令和数据

（见

图2）。

凭借其独立的程序和数据存储器

版本C |

第4页76 |

2013年7月

ADSP-21477/ADSP-21478/ADSP-21479

总线和片上高速缓存的指令，处理器可以simulta-

neously提取4个操作数（ 2对每个数据总线）和一个

指令（从高速缓存），在一个单一的周期。

JTAG

旗

定时器中断CACHE

SIMD核心

PM地址24

DMD / PMD 64

第5阶段

程序定序

PM 48数据

DAG1

16×32

DAG2

16×32

PM地址32

DM地址32

PM数据64

系统

I / F

USTAT

4×32-BIT

64-BIT

DM数据64

倍增器

移

ALU

RX / FX

PEX

16×40-BIT

数据

SWAP

SX / SFX

PEY

16×40-BIT

ALU

移

倍增器

MRF

80-BIT

MRB

80-BIT

ASTATx

STYKx

ASTATy

STYKy

最高位

80-BIT

无国界医生

80-BIT

图2. SHARC内核框图

指令缓存

该处理器包括一个片上的指令高速缓存

使三总线操作的取指令和四

数据值。缓存是有选择性的，只有他的指令

获取与PM总线的数据访问冲突被缓存。这

高速缓存允许全速执行核心的循环操作，

作为数字滤波器的乘法累加和FFT蝶形

处理。

主要的寄存器组， 16个二级）。使用DAG自动

办理地址指针环绕，减少开销，提高

性能，并简化实施。循环缓冲器可

开始和结束处的任何存储器位置。

灵活的指令集

48位指令字容纳了各种并行

操作，简洁的编程。例如，该

处理器可以有条件地执行一个乘法，一个插件，和

在这两个处理单元，同时减去分支和fetch-

从存储器-所有荷兰国际集团多达4个32位值中的一个单

指令。

数据地址发生器具有零开销硬件

循环缓冲器支持

该处理器的两个数据地址产生器（ DAG）的使用

对于间接寻址和实施循环数据缓冲区

在硬件上。循环缓冲区允许高效的编程

延时线和其他数据结构需要在数字信号

处理，并在数字滤波器和傅立叶常用

变换。处理器两个的DAG包含足够的

寄存器以允许创建多达32个循环缓冲器（16

可变指令集架构（ VISA ）

除了从支持标准的48位指令

以往的SHARC处理器，该处理器支持新的

指令的16位和32位。此功能称为可变

指令集架构（ VISA ），降低冗余/未使用

版本C |

第5页76 |

2013年7月