【a摘要初步的技术数据高性能的32位/ 40位浮点处理器对于高性能的音频处理优化单指令多数据（SIMD】,IC型号ADSP-21371KSZ-ENG,ADSP-21371KSZ-ENG PDF资料,ADSP-21371KSZ-ENG经销商,ic,电子元器件-51电子网

摘要

初步的技术数据

高性能的32位/ 40位浮点处理器

对于高性能的音频处理优化

单指令多数据（SIMD）计算

架构

片上存储器， 1M的片上SRAM和专用位

片上掩膜可编程ROM的4M位

代码与SHARC系列的所有其他成员兼容

在ADSP - 21371提供了266 MHz内核指令

速度与独特的音频为中心的外设，如digi-

TAL的应用程序接口，串行端口，精确时钟

发电机和更多。有关完整的订购信息，

SEE

订购指南第47页

SHARC

处理器

ADSP-21371

CORE PRO处理器

指令

缓存

32 X 48 -BI牛逼

4个街区华氏度

片上存储器

1M位的RAM ， 4M位ROM

JTAG测试&仿真

定时器

PWM

DAG 1

8X4X32

DAG2

8X4X32

ADDR

节目

SEQUENCER

数据

FLAGS4-15

外部端口

P M A D D RE SS部总

Dm的DD ES S B美

PM DA TA B美

SDRAM

调节器

异步

内存

接口

IOA(24)

我OD（ 32 ）

CONTRO L销

数据

控制

地址

D M D A TA B美

处理

元素

（ PEX ）

处理

元素

（ PEY ）

PX注册

IOP寄存器（存储器映射）

CONTRO L，状态， &数据缓冲器

DMA控制器

（ 32个通道）

戴路由单元

DPI路由单元

串行端口（ 8 ）

输入数据POR T /

PDAP

DAI引脚

SPI端口（ 2 ）

两线

接口

DPI引脚

GPIO标志/

IRQ / TIMEXP

PRECI SION时钟

发电机密封ORS （ 4 ）

的UART （1）

SPDIF （ RX / TX ）

定时器（ 2 ）

数字应用接口

DIGITAL PERIP HERAL INTE RFACE

I / O处理器

图1.功能框图

SHARC和SHARC徽标是ADI公司的商标。

REV 。 A蛋白

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标是其各自公司的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.326.8703

2006

ADSP-21371

主要特性 - 处理器内核

在266兆赫（ 3.75纳秒）内核指令速率， ADSP- 21371

执行1.596 GFLOPS / 533 MMAC翻了一番

1M位片上， SRAM，用于由所述核心的同时访问

处理器和DMA

4M位片，掩膜可编程，只读存储器

双数据地址产生器（ DAG）的有模和位

反转寻址

零开销循环与单循环回路设置， provid-

荷兰国际集团高效的程序排序

单指令多数据（ SIMD ）架构

规定：

两个计算处理单元

并发执行

与其他SHARC系列成员的代码兼容性

装配水平

在并行总线和计算单元允许：了正弦

乘法的GLE周期执行（带或不带SIMD ）

操作中， ALU运算，双内存读取或

写和取指令

在持续的4.25G的内存和核心之间转移

字节/秒带宽为266 MHz内核指令速率

初步的技术数据

截至16 TDM流的支持，每128个通道

FRAME

扩选择在每个通道的基础上的TDM模式

输入数据端口，配置为八个信道的串行数据的

或者七个通道的串行数据和多达20位的宽

并行数据通道

信号路由单元提供配置和灵活的CON-

所有DAI / DPI组件之间nections

2标志的复用功能/ IRQ线

1标志的复用功能/定时器到期行/ MS引脚

S / PDIF兼容的数字音频接收器/发送器支持

港口EIAJ CP- 340 （ CP -1201 ）， IEC- 958 ， AES / EBU标准

左对齐，我

S或右对齐串行数据输入，

16 ，18，20或24位字宽（发射器）

脉冲宽度调制规定：

配置为四组，每组四个输出16路PWM输出

支持中心对齐或边沿对齐的PWM波形

1标志的复用功能/ IRQ / MS引脚

基于ROM的安全特性包括：

JTAG存取存储器允许有一个64位的密钥

可以分配来限制受保护的存储器区域

在程序控制下访问敏感代码

PLL具有各种各样的软件和硬件的多

钳/分频比

双电压： 3.3 V的I / O ， 1.2V的核心

提供208引脚MQFP封装（见

订购指南

第47页）

I / O口

DMA控制器支持：

32 DMA通道之间的ADSP- 21371间转移

相机内存和各种外设

32位DMA传输的外设时钟速度，并行

用全速处理器执行

32位宽的外部端口提供了无缝连接

同步（ SDRAM）和异步存储器

器件

可编程等待状态选择： 2 31 SDCLK周期

延迟线DMA引擎保持循环缓冲器中克斯特

相机内存用自来水/胶印基于读

SDRAM 133 MHz的访问和异步的访问

44.4兆赫

4条内存选择线路允许多个外部存储器

器件

数字音频接口（ DAI），包括8个串行端口，4个

精密时钟发生器，输入数据端口，一个S / PDIF

收发信机，和一个信号路由单元

数字外设接口（ DPI ）包括两个定时器， 1

UART和两个SPI端口，以及一个两线接口端口

的PCG的C和D的输出可以驱动到DPI引脚

八双数据线，在高达33M运行串行端口

位/秒，在每个数据线 - 每个都有一个时钟，帧同步和

可以被配置为接收器或两条数据线

发射器对

电信TDM接口的支持，包括

较新的电话接口128 TDM通道支持

如H.100 / H.110

牧师PRA |

第2页：48 |

2006年6月

初步的技术数据

摘要................................................. ............... 1

主要特点 - 处理器内核.................................. 2

输入/输出功能............................................ 2

概述................................................ ..4

ADSP- 21371系列核心架构....................... 4

ADSP - 21371内存............................................. 5

外部存储器................................................ 5 ...

ADSP - 21371的输入/输出功能........................... 7

系统设计................................................ ..... 10

开发工具.............................................. 10

引脚功能描述........................................ 12

数据模式................................................ ........ 14

引导模式................................................ ........ 14

核心指令速率为CLKIN比模式............. 14

ADSP - 21371规格....................................... 15

工作条件........................................... 15

电气特性........................................ 15

绝对最大额定值................................... 16

最大功率耗散................................. 16

ESD敏感度................................................ .... 16

时序规格........................................... 17

输出驱动电流.......................................... 43

测试条件................................................ ... 43

电容负载............................................... 43

热特性........................................ 44

208引脚MQFP引脚............................................ 45

封装尺寸................................................ 47

订购指南................................................ ...... 47

ADSP-21371

修订历史

5月6日 - 修订版A蛋白：初始版本

牧师PRA |

第3页：48 |

2006年6月

ADSP-21371

概述

在ADSP- 21371 SHARC处理器是SIMD的一员

SHARC系列DSP的功能ADI公司的超级Har-

vard架构。在ADSP- 21371是源代码兼容

与ADSP- 2126x ， ADSP- 2136x和ADSP- 2116x的DSP作为

以及与第一代ADSP- 2106x SHARC处理器

SISD （单指令单数据）模式。在ADSP- 21371

是一个32位/ 40位浮点处理器优化的高

高性能汽车音频应用其大导通

片上SRAM和掩膜可编程ROM ，多个内部

公交车来消除I / O瓶颈，以及创新的数字

应用程序接口（ DAI）。

如图所示的功能框图。

第1页，

该

ADSP - 21371采用两个计算单位，以提供一个显

比上SHARC处理器着的性能提升

在一系列DSP算法。制作一个国家的最先进的，

高速CMOS工艺中， ADSP- 21371处理器实现

3.75 ns的266 MHz的指令周期时间。凭借其SIMD

计算硬件的ADSP- 21371可以执行1.596

GFLOPS运行在266兆赫。

表1

显示性能基准测试的ADSP- 21371 。

表1. ADSP- 21371基准（ 266兆赫）

速度

基准算法

（ 266兆赫）

1024点复数FFT（基数4，具有逆转） 34.5

μs

FIR滤波器（每点击）

1.88纳秒

IIR滤波器（每双二阶）

7.5纳秒

矩阵乘法（流水线）

[3x3] × [3x1]

16.91纳秒

[4x4] × [4x1]

30.07纳秒

除（ Y / × ）

11.27纳秒

平方根的倒数

16.91纳秒

初步的技术数据

片上掩膜可编程ROM（ 4M位）

JTAG测试访问端口

在ADSP- 21371的框图

第1页

也说明了

下面的建筑特色：

· DMA控制器

数字应用接口，包括四个精密

时钟发生器（ PCG ），一个S / PDIF兼容的数字

音频接收器/发送器，一个输入数据端口（IDP），八

串行端口，8个串行接口，一个16位的并行输入

端口（ PDAP ），以及一个灵活的信号路由单元（DAI SRU）。

数字外设接口，包括两个定时器， 1

的UART ，两个串行外围接口（SPI），两线

接口（ TWI），以及一个灵活的信号路由单元

（ DPI SRU ）。

ADSP - 21371系列核心架构

在ADSP - 21371是用汇编代码级兼容

在ADSP- 21375 ， ADSP- 2136x ， ADSP- 2126x ， ADSP -21160和

ADSP- 21161 ，并与第一代ADSP- 2106x

SHARC处理器。在ADSP- 21371万股为特色的建筑

Tures的与ADSP- 2126x ， ADSP- 2136x和ADSP- 2116x

SIMD SHARC处理器，如在以下部分中详细描述。

SIMD计算引擎

在ADSP - 21371包含两个计算处理元素

该操作作为一个单指令ments ，多数据

（SIMD）引擎。的处理元件被称作PEX

和PEY ，每个包含一个ALU ，乘法器，移位器和稳压

存器文件。 PEX始终是积极的，并PEY可以通过启用

设置在MODE1寄存器中的PEYEN模式位。当此

模式被使能，相同的指令是在两个亲执行

cessing元素，但每个处理元件上操作

不同的数据。这种架构是高效的执行数学

密集型DSP算法。

进入SIMD方式也对使用方法的效果数据是反式

存储器和处理元件之间ferred 。当

SIMD模式下，数据带宽的两倍，需要维持

计算操作中的处理元素。由于

这一要求，进入SIMD模式还加倍频带 -

存储器和处理元件之间的宽度。当

使用的DAG以SIMD方式传送数据，两个数据值

转移用的存储器的每个访问或寄存器文件。

假设在多通道SIMD模式下的两个文件

在ADSP- 21371 SHARC继续行业领先的标

集成的DSP dards ，结合高性能

32位DSP内核集成的片上系统功能。

在ADSP- 21371的框图

第1页，

说明

以下的建筑特色：

两个处理元件，其每一个包括一个

ALU ，乘法器，移位器和数据寄存器文件

数据地址发生器（ DAG1 ， DAG2 ）

程序定序器与指令缓存

PM和DM总线支持4个32位数据的能力

在每一个核心的亲内存和核心之间传输

处理器周期

两个可编程间隔定时器，外部事件

计数器功能

片上SRAM （ 1M位）

独立，并行计算单位

内的每个处理单元的一组计算单元。

所述计算单元包括一个算术/逻辑单元的

（ ALU ），乘法器和移位器。这些单位执行所有操作

系统蒸发散在单个周期。每个处理中的三个单位

元件平行排列，从而最大限度地计算

吞吐量。单一的多功能指令执行的并行

ALU和乘法运算。在SIMD模式下，并行

ALU和乘法器操作发生在这两个元素的处理

牧师PRA |

第4页：48 |

2006年6月

初步的技术数据

求。这些运算单元支持IEEE 32位单

精度浮点， 40位扩展精度浮点

点，和32位定点数据格式。

ADSP-21371

ADSP- 21371 MEMORY

在ADSP- 21371增加了以下建筑特色

在SIMD SHARC系列处理器。

数据寄存器文件

通用数据寄存器文件中包含的每个亲

cessing元素。之间的寄存器文件的数据传输

运算单元和数据总线，并存储中间

结果。这10个端口， 32个寄存器（16小学， 16所中学）

寄存器文件，结合ADSP- 2136x增强Har-

vard架构，允许约束之间的数据流

计算单元和内部存储器。 PEX中的寄存器

被称为R0- R15和在PEY为S0- S15。

片上存储器

在ADSP - 21371包含1兆比特的内部RAM和四

内部掩膜可编程ROM的兆。每块可

用于代码和数据的不同组合来配置stor-

年龄（见

表2第6页）。

每个存储块支持

单周期，由核心处理器独立访问和I / O的

处理器。在ADSP- 21371的内存架构，在组合

化有其独立的片上总线，允许两个数据传输

从芯和一个来自I / O处理器，在一个周期。

在ADSP- 21371的， SRAM可被配置为最大的

32k字的32位数据， 16位的数据， 21.3k字64k字

的48位指令（或40位的数据），或者differ-组合

耳鼻喉科字尺寸高达1兆位。所有的存储器的可

访问的16位， 32位， 48位，或64位的字。 16位悬空

荷兰国际集团点的存储格式支持，有效地加倍

这可以被存储在片内的数据量。转变

32位浮点和16位浮点换间

垫是在单个指令中执行。虽然每个内存

块可以存储代码的组合和数据访问是

最有效时使用的DM总线为一个块存储数据

利用传输，而另一个块存储指令和数据的

在PM总线传输。

使用DM总线和PM总线，与一个总线专用于一

存储器块，确保单周期执行指令2的数据

接送。在这种情况下，该指令必须在可用的

缓存。

指令和四操作数的单周期取

在ADSP- 21371功能在增强的哈佛结构

该数据存储器（DM）的总线传输的数据和亲

克存储器（PM）的总线传输指令和数据

（见

图1第1页）。

与ADSP- 21371的单独亲

克和数据存储器总线和片上指令缓存，

该处理器可以同时提取4个操作数（二过

在一个赎罪每个数据总线）和一个指令（从高速缓存）中，所有

GLE周期。

指令缓存

在ADSP- 21371包括一个片上指令缓存

使三总线操作的取指令和四

数据值。缓存是有选择性的，只有他的指令

获取与PM总线的数据访问冲突被缓存。这

高速缓存允许全速执行核心，循环操作

诸如数字滤波器的乘法累加和FFT蝶形

处理。

数据地址发生器具有零开销硬件

循环缓冲器支持

在ADSP- 21371的两个数据地址发生器（DAG ）是

用于间接寻址和实施循环数据

缓冲区硬件。循环缓冲区允许高效编程

需要在数字延迟线和其他数据结构明

信号处理，并在数字滤波器通常用于和

傅立叶变换。在ADSP- 21371两的DAG包含

足够的寄存器允许创建多达32个循环缓冲的中

ERS （小学16寄存器组， 16个二级）。使用DAG

自动处理地址指针环绕，减少过度

头，提高性能，并简化实施。

循环缓冲区可以开始和结束于一个存储位置。

外部存储器

在ADSP - 21371 SHARC处理器的外部端口提供了高

性能，无缝连接到各种业界

标准存储器设备。在32位宽的总线可以用于

接口来同步和/或异步存储器设备

通过使用它的单独的内部存储器控制器：所述

第一个是SDRAM控制器的业界标连接

准同步DRAM设备和DIMM （双列直插式

存储器模块），而第二个是异步MEM-

储器控制器，用来接口到各种存储器

设备。四个内存选择引脚使多达四个独立的

设备共存，支持同步的任何期望的组合

和异步设备类型。非SDRAM

外部存储器的地址空间中示出

表3中。

灵活的指令集

48位指令字容纳了各种并行

操作，简洁的编程。例如，该

ADSP - 21371可以有条件地执行一个乘法，一个插件，和

在这两个处理单元，同时减去分支和fetch-

从存储器-所有荷兰国际集团多达4个32位值中的一个单

指令。

外部存储器执行

在ADSP - 21371 ，该程序定序器可以执行代码

直接从外部存储器（ SRAM，SDRAM ）。这允许

减少在内部存储器的大小，从而减小了管芯

区。随着外部执行，程序以较低速度运行

因为48位的指令在零件32位牵强克斯特

最终公交车再加上提取的固有延迟

说明从SDRAM 。从外部获取指令

内存一般以每1.5外设时钟周期

指令。

牧师PRA |

第5页：48 |

2006年6月