【a摘要初步的技术数据高性能的32位/ 40位浮点处理器高性能汽车音响优化处理音频解码器和后处理器的算】,IC型号ADSP-21365SBBCZENG,ADSP-21365SBBCZENG PDF资料,ADSP-21365SBBCZENG经销商,ic,电子元器件-51电子网

摘要

初步的技术数据

高性能的32位/ 40位浮点处理器

高性能汽车音响优化

处理

音频解码器和后处理器的算法支持，

32位浮点实现

非易失性存储器可以被配置为支持音频

译码器和后处理器的算法，如PCM ，杜比

数码EX ，杜比定向逻辑IIx技术， DTS 96/24 ， NEO： 6 ， DTS ES ，

MPEG2 AAC ， 2路MPEG2 ，MP3 ，和喜欢的功能

低音管理，延迟，扬声器均衡，图形

均衡，等等。解码器/后处理器algo-

rithm组合的支持将取决于各不相同

芯片版本和系统配置。请访问

www.analog.com/SHARC

SHARC

处理器

ADSP-21365/ADSP-21366

单指令多数据（ SIMD ）运算

架构

片上存储器-3M的片上SRAM和专用位

片上掩膜可编程ROM的4M位

代码与SHARC系列的所有其他成员兼容

在ADSP -六分之二万一千三百六十五可带333 MHz内核指令

化率和独特的音频为中心的外设，如

数字音频接口，S / PDIF收发器， DTCP （数字

内容传输协议）可在ADSP-

21365只，串行端口， 8通道异步采样

率转换器，精密时钟发生器等等。为

完整的订购信息，请参阅

订购指南

第51页

核心处理器

定时器

指令

缓存

32× 48位

片上存储器有4个街区

块0

SRAM

1M位

1座

SRAM

1M位

BLOCK 2

SRAM

0.5M位

3座

SRAM

0.5M位

只读存储器

2M位

只读存储器

2M位

DAG1

8X4X32

DAG2

8X4X32

节目

SEQUENCER

ADDR

数据

ADDR

数据

ADDR

数据

ADDR

数据

PM地址总线

DM地址总线

PM数据总线

DM数据总线

IOA

IOD

IOA

IOD

IOA

IOD

IOA

IOD

PX注册

处理

元素

（ PEX ）

处理

元素

（ PEY ）

IOP寄存器

（内存映射）

JTAG测试&仿真

SPI

SPORT有

IDP

PCG

计时器

SRC

SPDIF

DTCP

信号

路由

单位

I / O处理器

与外设

图1.功能框图 - 处理器内核

SHARC和SHARC徽标是ADI公司的商标。

请参见“ ADSP - 6分之21365记忆

和I / O接口特性“

一节

REV 。 A蛋白

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标是其各自公司的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.326.8703

ADSP-21365/6

主要特性 - 处理器内核

频率为333 MHz （ 3.0纳秒）内核指令速率， ADSP - 6分之21365

执行2 GFLOPS / 666 MMACS

3M位片上SRAM （块0和1 1M位和0.50M位

在对由核心亲同时访问块2和3）

处理器和DMA

在块0 4M位片上掩膜可编程ROM（ 2M位

在块1和2M位）

双数据地址产生器（ DAG）的有模和位

反转寻址

零开销循环与单循环回路设置， provid-

荷兰国际集团高效的程序排序

单指令多数据（ SIMD ）架构

规定：

两个计算处理单元

并发执行

与其他SHARC系列成员的代码兼容性

装配水平

在并行总线和计算单元允许赎罪

乘法的GLE周期执行（带或不带SIMD ）

操作中， ALU运算，双内存读取或

写和取指令

在持续的5.4G内存和核心之间转移

字节/ s的带宽，在333 MHz内核指令速率

初步的技术数据

多达12个TDM流的支持，每128个通道

FRAME

扩选择在每个通道的基础上的TDM模式

输入数据端口提供了一个附加的输入路径的亲

处理器核心，可配置为八个信道的串行数据或

七个通道的串行数据和最多的单信道

一个20位宽的并行数据

信号路由单元提供配置和灵活的CON-

所有组件戴个串行端口之间连接中，有1

SPI接口， 8通道异步采样率CON-

变流器，一个S / PDIF接收器/发射器， DTCP （数字

内容传输协议（ ADSP - 21365只），三

定时器，一个SPI端口， 10个中断，六旗投入，六旗

输出和20 SRU I / O引脚（ DAI_Px ）

两个串行外设接口（ SPI ）：主要在专用

销，二次上DAI引脚提供：

通过初级SPI ，全速主机或从机串行启动

全双工操作，主从模式，多主支持

口，开漏输出，可编程波特率，时钟

极性和相位

3多路复用旗/ IRQ线

1多路复用旗/定时器到期行

专用音频组件

S / PDIF兼容的数字音频接收器/发送器支持

港口EIAJ CP- 340 （ CP -1201 ）， IEC- 958 ， AES / EBU标准

左对齐，我

S或右对齐串行数据输入，

16 ，18，20或24位字宽（发射器）

双通道模式，单道双变频

（新加坡民防部队）模式

数字传输内容保护（ DTCP ） -a crypto-

图形协议保护的音频内容

未经授权的复制，截取和篡改

（ ADSP - 21365只）。

采样速率转换器（ SRC ）包含了一个串行输入端口，去

加重滤波器，采样速率转换器（ SRC ）和串行

输出端口提供高达-128db SNR性能

支持左对齐，我

S， TDM和右对齐24 ， 20 ，

18位和16位串行格式（输入）

脉冲宽度调制规定：

配置为四组，每组四个输出16路PWM输出

支持中心对齐或边沿对齐的PWM波形

可以生成两个输出互补信号

配对模式或独立的信号，在非配对模式

基于ROM的安全特性包括：

JTAG存取存储器允许有一个64位的密钥

可以分配来限制受保护的存储器区域

在程序控制下访问敏感代码

PLL具有各种各样的软件和硬件的多

钳/分频比

双电压： 3.3 V的I / O ， 1.2V的核心

可在136球的Mini- BGA和144引脚LQFP封装

（见

51页的订购指南）

I / O口

DMA控制器支持：

25 DMA通道， ADSP - 6分之21365接口之间的转账

相机内存和各种外设

32位DMA传输的核心时脉速度，并行与全

高速处理器执行

异步并行端口可以访问异步

外部存储器

16复用的地址/数据线支持24位地址

外部地址范围与8位数据还是16位地址

外部地址范围具有16位数据

每秒的传输速率55M字节

在一个专用的DMA通道的外部存储器存取

8位到32位和16位到32位的包装选项

可编程的数据周期的持续时间： 2 31 CCLK

数字音频接口（ DAI ），包括六个串口，2个

精密时钟发生器，输入数据端口， 3时序

器，一个S / PDIF收发器， DTCP加密（ ADSP- 21365

只）， 8通道异步采样率转换器，

一个SPI端口，以及信号路由单元

即高达50M比特/秒操作六双数据线串口

对每个数据线 - 每个都有一个时钟，帧同步和两个

可以被配置为接收器或数据线

发射器对

左对齐采样对和我

的支持下，可编程

方向多达24个同时接收或发送

使用两个I通道

每个串行兼容的立体声设备

PORT

电信TDM接口的支持，包括

较新的电话接口128 TDM通道支持

如H.100 / H.110

牧师PRA |

第2页：54 | 2004年9月

初步的技术数据

概述

在ADSP -六分之二万一千三百六十五SHARC处理器的成员

SIMD SHARC系列DSP的功能ADI公司

超级哈佛架构。在ADSP -六分之二万一千三百六十五为源

代码与ADSP- 2126x和ADSP- 2116x ，兼容的DSP

以及与第一代ADSP- 2106x SHARC处理器

在SISD （单指令单数据）模式。 ADSP-的

6分之21365是32位/ 40位浮点处理器进行了优化

高性能车载音频应用，其

大容量片上SRAM和掩膜可编程ROM ，多

内部总线以消除I / O瓶颈，以及创新

数字音频接口（ DAI）。

如图所示的功能框图。

第1页，

该

ADSP - 6分之21365使用两个计算单位，以提供一个显

比上年SHARC着性的性能提升

在一系列的信号处理算法的处理器。 Fabri-

符在国家的最先进的，高速CMOS工艺中，

ADSP - 6分之21365处理器实现了一个指令周期时间

3.0 ns的频率为333 MHz 。凭借其SIMD计算硬件上，

ADSP - 6分之21365可以执行2 GFLOPS在333 MHz的运行。

表1

显示性能基准测试的ADSP - 6分之21365 。

表1. ADSP -六分之二万一千三百六十五基准（ 333兆赫）

速度

（ 333兆赫）

1024点复数FFT（基数4 ，具有逆转） 27.9

FIR滤波器（每点击）

1.5纳秒

IIR滤波器（每双二阶）

6.0纳秒

矩阵乘法（流水线）

[3x3] × [3x1]

13.5纳秒

[4x4] × [4x1]

23.9纳秒

除（ Y / × ）

10.5纳秒

平方根的倒数

16.3纳秒

ADSP-21365/6

片上掩膜可编程ROM（ 4M位）

支持接口片8位或16位并行端口

存储外设

JTAG测试访问端口

在ADSP -六分之二万一千三百六十五的框图

第6页，

说明

下面的建筑特色：

· DMA控制器

六个全双工串行口

在德迪两个SPI兼容接口端口，小学

cated销，二次上DAI引脚

数字音频接口，其中包括两个精密时钟

发生器（ PCG ），输入数据端口（IDP），一个S / PDIF

接收器/发送器， 8通道异步采样

率转换器， DTCP加密，六个串口， 8个串行

接口，一个20位的并行输入端口， 10中断， 6旗

输出，六旗投入，三个定时器，以及灵活的信号

路由单元（ SRU ）公交车

图2中第4页

显示了中国体育的一个示例配置

采用精密时钟发生器与I接口

ADC和一个余

S DAC，具有比低得多的时钟抖动

串行端口将产生本身。许多其他的SRU的配置

系统蒸发散是可能的。

基准算法

ADSP - 6分之21365系列核心架构

在ADSP -六分之二万一千三百六十五代码是在组件级别兼容

与ADSP- 2126x ， ADSP -21160和ADSP- 21161 ，并与

第一代ADSP- 2106x SHARC处理器。该

ADSP - 6分之21365股与ADSP-建筑特色

2126x和ADSP- 2116x SHARC的SIMD处理器，详细

在以下各节。

SIMD计算引擎

在ADSP -六分之二万一千三百六十五包含两个计算处理元素

那作为一个单指令多数据ments

（SIMD）引擎。的处理元件被称作PEX

和PEY ，每个包含一个ALU ，乘法器，移位器和稳压

存器文件。 PEX始终是积极的，并PEY可以通过启用

设置在MODE1寄存器中的PEYEN模式位。当此

模式被使能，相同的指令是在两个亲执行

cessing元素，但每个处理元件上操作

不同的数据。这种架构是高效的执行数学

密集的信号处理算法。

进入SIMD方式也对使用方法的效果数据是反式

存储器和处理元件之间ferred 。当

SIMD模式下，数据带宽的两倍，需要维持

计算操作中的处理元素。由于

这一要求，进入SIMD模式还加倍频带 -

存储器和处理元件之间的宽度。当

使用的DAG以SIMD方式传送数据，两个数据值

转移用的存储器的每个访问或寄存器文件。

假设在多通道SIMD模式下的两个文件

在ADSP -六分之二万一千三百六十五继续SHARC处理器业界领先的标

集成的DSP dards ，结合高性能

32位DSP内核集成的片上系统功能。

在ADSP -六分之二万一千三百六十五的框图

第1页，

说明

下面的建筑特色：

两个处理元件，其每一个包括一个

ALU ，乘法器，移位器和数据寄存器文件

数据地址发生器（ DAG1 ， DAG2 ）

程序定序器与指令缓存

PM和DM总线支持4个32位数据的能力

在每一个核心的亲内存和核心之间传输

处理器周期

三个可编程间隔定时器， PWM发生器

化， PWM捕获/脉冲宽度测量，并

外部事件计数器功能

片上SRAM （ 3M位）

牧师PRA |

第3页：54 |

2004年9月

ADSP-21365/6

ADSP -21365/6

CLK OU牛逼

LOC

LK IN

X TA L

LK _C FG1-0

B最优输出跟踪控制FG1 -0

FLA G3-1

FLA G0

直流

（ OPTI ONA L）

S.D。 AT

勒

公元1 5-0

初步的技术数据

香格里拉TCH

一个DD

阿拉木图

PA R A LLEL

POR牛逼

上午， ROM

BOO牛逼 - [R OM

I / O D用EVI CE

控制

数据

地址

D A I_P1

DA I_ P2

DA I_ P3

SR ü

D A I_P 18

D AI _P 19

DA I_ P2 0

S·C LK 0

S FS0

S.D。 0A

S.D。 0B

SP或T0-5

TIME R 5

SPD IF

ID P

S PI

D交流

（ OPTI ONA L）

S.D。 AT

戴

ES等

PC GA

P CG B

JTA摹

图2. ADSP -六分之二万一千三百六十五系统示例配置

独立，并行计算单位

内的每个处理单元的一组计算单元。

所述计算单元包括一个算术/逻辑单元的

（ ALU ），乘法器和移位器。这些单位执行所有操作

系统蒸发散在单个周期。每个处理中的三个单位

元件平行排列，从而最大限度地计算

吞吐量。单一的多功能指令执行的并行

ALU和乘法运算。在SIMD模式下，并行

ALU和乘法器操作发生在这两个元素的处理

求。这些运算单元支持IEEE 32位单

精度浮点， 40位扩展精度浮点

点，和32位定点数据格式。

指令和四操作数的单周期取

在ADSP -六分之二万一千三百六十五采用了增强的哈佛结构

其中，所述数据存储器（DM）的总线传输的数据和亲

克存储器（PM）的总线传输指令和数据

（见

图1第1页）。

与ADSP -六分之二万一千三百六十五的独立

程序和数据存储器总线和片上指令缓存，

该处理器可以同时提取4个操作数（二过

在一个赎罪每个数据总线）和一个指令（从高速缓存）中，所有

GLE周期。

指令缓存

在ADSP-六分之二万一千三百六十五包括一个片上的指令高速缓存

使三总线操作的取指令和四

数据值。缓存是有选择性的，只有他的指令

获取与PM总线的数据访问冲突被缓存。这

高速缓存允许全速执行核心，循环操作

诸如数字滤波器的乘法累加和FFT蝶形

处理。

数据寄存器文件

通用数据寄存器文件中包含的每个亲

cessing元素。之间的寄存器文件的数据传输

运算单元和数据总线，并存储中间

结果。这10个端口， 32个寄存器（16小学， 16所中学）

寄存器文件，结合ADSP- 2136x增强Har-

vard架构，允许约束之间的数据流

计算单元和内部存储器。 PEX中的寄存器

被称为R0- R15和在PEY为S0- S15。

数据地址发生器具有零开销硬件

循环缓冲器支持

在ADSP -六分之二万一千三百六十五的两个数据地址发生器（DAG ）是

用于间接寻址和实施循环数据

缓冲区硬件。循环缓冲区允许高效编程

需要在数字延迟线和其他数据结构明

牧师PRA |

第4页：54 | 2004年9月

初步的技术数据

信号处理，并在数字滤波器通常用于和

傅立叶变换。在ADSP -六分之二万一千三百六十五CON-两个DAG的

覃足够的寄存器允许创建多达32个圆形的

缓冲器（小学16寄存器组， 16个二级）。使用DAG

自动处理地址指针环绕，减少过度

头，提高性能，并简化实施。

循环缓冲区可以开始和结束于一个存储位置。

ADSP-21365/6

片上存储器

在ADSP -六分之二万一千三百六十五包含内部SRAM三兆

四兆的内部掩膜可编程的ROM 。每

块可为不同的代码组合来构造和

数据存储（见

表2）。

每个存储模块支持单

周期中，由核心处理器独立访问和I / O亲

处理器。在ADSP -六分之二万一千三百六十五内存架构，在

其独立的片上总线相结合，使两个数据

从芯和一个来自I / O处理器，以赎罪转移

GLE周期。

在ADSP-六分之二万一千三百六十五的， SRAM可被配置为最大

的96K字的32位数据， 16位的数据，64K 192K字

的48位指令字（或40位的数据），或组合

不同的字长可达3兆。所有的内存都可以

被访问的16位， 32位， 48位，或64位的字。 16位

浮点存储格式所支持的有效dou-

BLES可以存储芯片上的数据量。转变

32位浮点和16位浮点换间

垫是在单个指令中执行。虽然每个内存

块可以存储代码的组合和数据访问是

最有效时使用的DM总线为一个块存储数据

利用传输，而另一个块存储指令和数据的

在PM总线传输。

灵活的指令集

48位指令字容纳了各种并行

操作，简洁的编程。例如，该

ADSP - 6分之21365可以有条件地执行一个乘法，一个插件，

并且在这两个处理元件减法而支化和

从存储器-所有取入4个32位值中的单个

指令。

ADSP - 6分之21365内存和I / O接口

特点

在ADSP -六分之二万一千三百六十五增加了以下建筑特色

在SIMD SHARC系列处理器。

表2. ADSP -六分之二万一千三百六十五内部存储空间

IOP寄存器为0x0000 0000 - 0003 FFFF

长字（ 64位）

BLOCK 0 ROM

×0004 0000-0x0004 7FFF

×0004 8000-0x0004 BFFF

BLOCK RAM 0

×0004 C000-0x0004 FFFF

BLOCK 1 ROM

0×0005 0000-0x0005 7FFF

0×0005 8000-0x0005 BFFF

1块RAM

0×0005 C000-0x0005 FFFF

2座RAM

0x0006 0000-0x0006 1FFF

0x0006 2000 - 0x0006 FFFF

3座RAM

0x0007 0000-0x0007 1FFF

0x0007 2000 - 0x0007 FFFF

3座RAM

0x000E 0000-0x000E 2AAA

1块RAM

0x000B 0000-0x000B 5555

2座RAM

0x000C 0000-0x000C 2AAA

BLOCK RAM 0

0x0009 0000–0x0009 5555

BLOCK 1 ROM

0x000A 0000-0x000A AAAA

扩展精度正常或正常字（ 32位）

指令字（ 48位）

BLOCK 0 ROM

0x0008处0000-0x0008 AAAA

BLOCK 0 ROM

0x0008处0000-0x0008 FFFF

0x0009 0000-0x0009 7FFF

BLOCK RAM 0

0x0009 8000-0x0009 FFFF

BLOCK 1 ROM

0x000A 0000- 0x000A FFFF

0x000B 0000- 0x000B 7FFF

1块RAM

0x000B 8000-0x000B FFFF

2座RAM

0x000C 0000-0x000C 3FFF

0x000C 4000- 0x000D FFFF

3座RAM

0x000E 0000-0x000E 3FFF

0x000E 4000-0x000F FFFF

短字（16位）

BLOCK 0 ROM

0×0010 0000-0x0011 FFFF

0×0012 0000-0x0012 FFFF

BLOCK RAM 0

0x0013 0000-0x0013 FFFF

BLOCK 1 ROM

0x0014 0000-0x0015 FFFF

0x0016 0000-0x0016 FFFF

1块RAM

0x0017 0000-0x0017 FFFF

2座RAM

0x0018处0000-0x0018 7FFF

0x0018处8000-0x001B FFFF

3座RAM

0x001C 0000-0x001C 7FFF

0x001C 8000-0x001F FFFF

0×0020 0000-0xFFFF FFFF

牧师PRA |

第5页：54 |

2004年9月