ADS8512
www.ti.com
......................................................................................................................................................................................................
SLAS485 - 2008年6月
引脚配置
DW包装
SO-16
( TOP VIEW )
R1
IN
1
GND
2
R2
IN
3
R3
IN
4
BUF
5
16
V
S
15
PWRD
14
忙
13
CS
12
CONV
11
EXT / INT
10
数据
9
DATACLK
帽
6
REF
7
GND
8
终端功能
终奌站
名字
R1
IN
R2
IN
R3
IN
BUF
帽
REF
号
1
3
4
5
6
7
数字
I / O
模拟输入。看
表1
和
表3中。
模拟输入。看
表1
和
表3中。
模拟输入。看
表1
和
表3中。
基准缓冲输出。连接到R1
IN
, R2
IN
,或R3
IN
根据需要。
基准电压缓冲补偿节点。去耦至地, 1μF的钽电容
用0.01 μF陶瓷电容并联。
基准输入/输出。通过一系列4 - kΩ的resisitor输出内部2.5 V基准电压源。这脱钩
电压与1 μF至2.2 μF的钽电容到地。如果一个外部参考电压是
适用于该引脚,它覆盖了内部参考。
I / O
数据时钟引脚。与EXT / INT低,该引脚为输出,并提供了synchrnous时钟的
串行数据。输出为三态时, CS为高电平。与EXT / INT高,该引脚为输入和
串行数据时钟必须由外部提供。
串行数据输出。串行数据总是最后完成转换的结果,是
同步DATACLK 。如果DATACLK是从内部时钟( EXT / INT低) ,串行数据
上DATACLK的上升沿和下降沿都有效。 DATA为三态,当CS为高电平。
外部/内部DATACLK引脚。选择用于串行数据的同步时钟的源。如果
高,时钟必须由外部提供。如果为低电平,时钟由内部转换而得
时钟。注意,时钟用于时间的转换总是INTERNA ,升不管的状态
EXT / INT 。
转换的输入。在此输入的下降沿使内部采样/保持进入保持状态,
启动转换,无论CS的状态。如果转换正在进行中,落下的
边缘被忽略。如果EXT / INT为低电平时,从以前的转换数据将被串行传送
在当前的转换。
I
片选。该输入3态输出的所有高时,使所有输出低电平时,包括
DATA ,忙, DATACLK (当EXT / INT为低) 。请注意,在CONV下降沿将启动
转换即使在CS为高电平。
忙碌的输出。当转换开始时, BUSY变为低电平并在整个仍然很低
转换。如果EXT / INT为低电平时,串行传输数据,同时BUSY为低。 BUSY为三态
当CS为高电平。
掉电输入。当高,多数ADS8512被置于低功耗模式,并
功耗显著降低。 CONV必须采取前低PWRD去,以
以实现最低功耗。所需ADS8512的时间恢复到正常
断电后运行取决于许多因素。咨询
掉电
节
更多的信息。
地面上。
+ 5V电源输入。为了获得最佳性能,去耦至地, 0.1 μF陶瓷电容
一个10 μF的钽电容并联。
描述
DATACLK
9
数据
10
O
EXT / INT
11
I
CONV
12
CS
13
忙
14
O
PWRD
15
I
GND
V
S
2, 8
16
2008 ,德州仪器
提交文档反馈
产品文件夹链接( S) :
ADS8512
5