ADS61JB23
www.ti.com
SLOS755 - 2012年12月
12位输入缓冲80 MSPS ADC，具有JESD204A输出接口
检查样品：
ADS61JB23
1
特点
输出接口：
- 单通道和双接口巷
- 1.6 Gbps的最大数据速率
- 符合JESD204A规范
- CML输出与电流可编程
从2毫安 - 32毫安
功耗：
- 440毫瓦，在80 MSPS的单通道模式
- 电源秤打倒时钟速率
输入接口：缓冲模拟输入
71.7 dBFS的SNR为70 MHz的IF
模拟输入FSR ： 2 Vpp的
外部和内部（修剪）参考
支持
1.8V电源（模拟和数字） ， 3.3 V电源
对于输入缓冲器
数字可编程增益： 0分贝 - 6分贝
直接偏移二进制或二进制补码
产量
包装：
- 6 ×6mm的QFN- 40
应用
无线基站基础设施
测试和测量仪器
描述
该ADS61JB23是一个高性能，低功耗，单声道的模拟 - 数字转换器具有集成
JESD204A输出接口。采用6 ×6mm的QFN封装，与两个单通道和双通道
输出模式下， ADS61JB23提供紧凑了前所未有的水平。输出接口是兼容
在JESD204A标准，具有一个额外的模式（按照IEEE标准802.3-2002第3部分，第36.2.4.12 ）以
接口无缝连接到TI TLK系列SERDES收发器。同样令人印象深刻的是加入一个片的
芯片的模拟输入缓冲器，所述样品之间提供隔离/保持开关和更高和更一致的
输入阻抗。
该ADS61JB23工作在工业级温度范围（ -40 ° C至85°C ） 。
1
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有2012，德州仪器
ADS61JB23
SLOS755 - 2012年12月
www.ti.com
这些器件具有有限的内置ESD保护。引线应短接在一起或设备放置在导电泡棉
储存或搬运过程中，以防止对静电损坏MOS大门。
功能框图
AVDD_3 V
DRVDD
DRGND
SYNC P
SYNC M
AGND
IOVDD
CLKP
CLKM
AVDD
CLOCKGEN
PLL
10X/20X
CML
输出
INP
卜FF器
INM
12位ADC
JESD204A
数字
ADC_OUTP<0>
ADC_OUTM<0>
ADC_OUTP<1>
ADC_OUTM<1>
信号电平
检测
OVR
VCM
参考
控制
接口
CMOS
输出
DETECT<3 ： 0>
RESET
SCLK_SERF0_SCR
SEN_FALIGN_IDLE
SDATA_TEST0
SDATA_TEST1
DFS_EXTREF
2
提交文档反馈
产品文件夹链接：
ADS61JB23
PDN
PDN_ANA
版权所有2012，德州仪器
ADS61JB23
SLOS755 - 2012年12月
www.ti.com
引脚功能（续）
针
名字
DETECT<3>
DETECT<2>
DETECT<1>
DETECT<0>
DFS_EXTREF
FAVDD
IOVDD
INM
INP
模式
OVR
PDN
PDN_ANA
RESET
SCLK_SERF0_
SCR
SDATA_TEST0
SDOUT_TEST1
SEN_FALIGN_I
DLE
SYNC M
SYNC P
VCM
号
36
37
38
39
3
20
33
13
12
19
40
21
4
26
25
24
28
23
1
2
10
4级的模拟控制数据格式选择和内部/外部参考模式
保险丝供应 - 外部连接到AVDD ， 1.8 V
CML缓冲器供应 - 1.2 V至1.9 V
模拟输入 - 负
模拟输入 - 正极
串行接口/并行接口模式选择4级控制
超量程输出
全芯片掉电（也称为完全掉电模式）
模拟部分断电， JESD接口仍然有效。这被称为快速恢复断电
模式
芯片复位输入
在串行接口模式：串行时钟输入在并行接口模式：针对JESD模式4级控制
（单/双通道&扰）
在串行接口模式：串行数据输入在并行接口模式： JESD测试模式
在串行接口模式：串行数据输出（用于寄存器读出）在并行接口模式： JESD测试
模式
在串行接口模式：串行使能（片选）在并行接口模式： 4级控制
JESD模式
JESD同步请求 - 输入负
JESD同步请求 - 正输入
共模输出设置输入共模： 1.95V ，在外部参考基准输入
模式
信号电平检测输出引脚：可用于任何输出一个4位ADC，具有低延迟或代码
输出一个16级的RMS功率估计
描述
绝对最大额定值
(1)
价值
AVDD
DRVDD
IOVDD
AVDD_3V
AGND和DRGND之间的电压
电压施加到外部VCM引脚
电压施加到模拟输入引脚
电压施加到数字输入管脚
电压施加到时钟输入管脚
T
A
(2)
单位
V
V
V
V
V
V
V
V
V
°C
°C
°C
-0.3到+2.2
电源电压范围
-0.3到+2.2
-0.3到+2.2
-0.3到+3.9
-0.3到+0.3
-0.3到+2.2
-0.3 MIN（ 3 AVDD_3V + 0.3 ）
-0.3至AVDD + 0.3
-0.3至AVDD + 0.3
-40到85
260
105
工作自由空气的温度范围内
峰值焊接温度
结温
(1)
(2)
强调以上这些额定值可能会造成永久性的损害。长期在绝对最大条件下工作会
降低设备的可靠性。
当AVDD被关断时，建议关掉输入时钟（或确保CLKP的电压， CLKM小于| 0.3V | 。
这防止了静电保护二极管在从接通时钟输入管脚。
4
提交文档反馈
产品文件夹链接：
ADS61JB23
版权所有2012，德州仪器
ADS61JB23
www.ti.com
SLOS755 - 2012年12月
热信息
热公制
(1)
θ
JA
θ
JCtop
θ
JB
ψ
JT
ψ
JB
θ
JCbot
(1)
结至环境热阻
结至外壳（顶部）热阻
结至电路板的热阻
结至顶部的特征参数
结至电路板的特征参数
结至外壳（底部）热阻
ADS61JB23
QFN 40引脚
30.7
17
5.7
0.2
5.7
1
° C / W
单位
有关传统和新的热度量的更多信息，请参阅
IC封装热度量
申请报告，
SPRA953.
推荐工作条件
民
耗材方面，模拟输入和参考电压
模拟电源电压AVDD
数字供电电压， DRVDD
CML缓冲器的电源电压， IOVDD
模拟缓冲器的电源电压， AVDD_3V
迪FF erential输入电压范围
输入共模电压
VCM （输出） - 内部参考模式
(1)
VCM （输入） - 外部参考模式
时钟输入
输入时钟速率的JESD204A单通道模式
输入时钟速率的JESD204A双通道模式
正弦波，交流耦合
输入时钟幅度差（V
CLKP
-
V
CLKM
)
输入时钟的占空比
数字输出
在单通道模式下的输出数据速率
312.5
20x
（SAMPLE
率）
10x
（SAMPLE
率）
5
50
-40
85
1600 MBPS
LVPECL ，交流耦合
LVDS ，交流耦合
的CMOS ，单端，交流耦合
35%
15.625
31. 25
0.2
3.0
1.6
0.7
1.5
50%
65%
80 MSPS
80 MSPS
V
PP
V
PP
V
PP
V
1.7
1.7
1.2
3.0
1.8
1.8
1.8
3.3
2
VCM
±0.05
1.95
1.4
1.9
1.9
1.9
3.6
V
V
V
V
V
PP
V
V
V
典型值
最大
单位
在双通道模式下的输出数据速率
C
负载
R
负载
T
A
从每个引脚的最大外部负载电容DRGND
外部终端从每一个输出引脚IOVDD
工作自由空气的温度
写寄存器2H ， 71H值来获得最佳的HD3的150MHz之间的频率输入到
250MHz.
(1)
典型的VCM降低至1.85V后，高SFDR模式被写入。
312.5
800 Mbps的
pF
Ω
°C
高SFDR模式
版权所有2012，德州仪器
提交文档反馈
产品文件夹链接：
ADS61JB23
5
QQ：2881677436 复制
