ADS5294
www.ti.com
SLAS776B - 2011年11月 - 修订2012年7月
八通道14位， 80 MSPS的高信噪比和低功耗ADC
检查样品：
ADS5294
1
特点
最大采样速率： 80 MSPS / 14位
高的信号噪声比
- 75.5 - dBFS的SNR在5 MHz / 80 MSPS
- 78.2 - dBFS的SNR在5 MHz / 80 MSPS和
抽取滤波器启用
- 84 dBc的SFDR在5 MHz / 80 MSPS
低功耗
- 58毫瓦/ CH在50 MSPS
- 77毫瓦/ CH ，在80 MSPS （ 2 LVDS线每
频道）
数字处理模块
- 可编程FIR抽取滤波器和
过采样，以最大限度地减少谐波
干扰
- 可编程IIR高通滤波器
尽量减少直流偏置
- 可编程数字增益：0 dB到12分贝
- 2或4声道平均
灵活的串行LVDS输出：
- 对LVDS输出线路一或两根
每通道取决于ADC的采样
率
- ADC之间的可编程映射
输入通道和LVDS输出插脚式
简化了电路板设计
- 测试模式的品种来验证数据
捕获由FPGA /接收器
内部和外部参考
工作在1.8V的低功耗
低频噪声抑制
恢复从6 dB的过载范围内1时钟
周期
包装： 12毫米× 12毫米80引脚QFP
描述
采用CMOS工艺技术和创新
电路技术，该ADS5294是一个低功率
80MSPS 8通道ADC 。低功耗，
高SNR ， SFDR低，且一致的过载
恢复允许用户设计的高性能
系统。
该ADS5294具有数字处理块那
集成了多种常用的数字化功能
改善系统性能。它包括一个数字
过滤器模块具有内置抽取滤波器（带
低通，高通和带通特性） 。
抽取率也可编程（ 2 ，由
4 ，或8 ） 。这使得它可用于窄带
应用中，可以使用的过滤器
方便，以提高信噪比和敲断
谐波，而在同一时间减少
输出数据速率。该装置包括一个平均
模式，其中两个信道（或甚至4个通道）
可被平均，以提高信噪比。
串行LVDS输出的减少接口的数量
线和使最高的系统集成。该
从各通道ADC的数字数据可以被输出
的LVDS输出线经过一个或两个钢丝
根据ADC的采样率。这2线
接口有助于保持串行数据速率低，使得
即使是在要使用的低成本，基于FPGA的接收器
高采样率。 ADC的分辨率可
编程为12位或通过寄存器14位。一
非常独特的功能是可编程映射
模块，允许之间的灵活映射
输入通道和LVDS的输出引脚。这有助于
大大降低了LVDS的输出路由的复杂性
并有可能导致更便宜的系统板
通过减少PCB层数。
该器件集成了一个内部基准修剪
跨设备的精确匹配。最好的
性能可望通过实现
内部基准模式。该装置可被驱动
与外部参考为好。
该器件采用12mm的×12平方毫米80引脚
QFP 。它规定工作在-40°C至85 ° C的工作
温度范围。 ADS5294是完全引脚对引脚
和寄存器兼容ADS5292 。
应用
超声成像
通信应用
多通道数据采集
1
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有2011-2012 ，德州仪器
ADS5294
SLAS776B - 2011年11月 - 修订2012年7月
www.ti.com
这个集成电路可以被ESD损坏。德州仪器建议所有集成电路与处理
适当的预防措施。如果不遵守正确的操作和安装程序，可以造成损坏。
ESD损害的范围可以从细微的性能下降，完成设备故障。精密集成电路可能会更
容易受到伤害，因为很小的参数变化可能导致设备不能满足其公布的规格。
图1.框图
2
提交文档反馈
产品文件夹链接（ S） ： ADS5294
版权所有2011-2012 ，德州仪器
ADS5294
www.ti.com
SLAS776B - 2011年11月 - 修订2012年7月
包装/订货信息
(1)
产品
ADS5294
套餐类型
亲民党
操作
-40 ° C至85°C
订购数量
ADS5294IPFP
ADS5294IPFPR
ADS5294IPFPT
(1)
传输介质， QUANTITY
盘， 480 （ MOQ）
磁带和卷轴1000
磁带和卷轴， 250
对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或见TI
网站：
www.ti.com 。
引脚配置
80 -PIN及导热垫TQFP
PFP封装（顶视图）
SDOUT
SDATA
AGND
AGND
61
60
59
SYNC
AVDD
AVDD
AVDD
REFB
SCLK
REFT
CLKN
CLKP
VCM
IN1n
IN1p
IN8n
63
IN2p
IN2n
AGND
IN3p
IN3n
AGND
IN4p
IN4n
AVDD
PD
LVDD
LGND
OUT1A_p
OUT1A_n
OUT1B_p
OUT1B_n
OUT2A_p
OUT2A_n
OUT2B_p
OUT2B_n
80
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
62
IN8p
CSZ
NC
IN7n
IN7p
AGND
IN6n
IN6p
AGND
IN5n
IN5p
AVDD
RESET
LGND
LVDD
OUT8A_n
OUT8A_p
OUT8B_n
OUT8B_p
OUT7A_n
OUT7A_p
OUT7B_n
OUT7B_p
散热垫
58
57
56
55
54
53
52
ADS529X
80 TQFP
51
50
49
48
47
46
45
44
43
42
22
23
24
25
26
27
28
29
30
31
32
33 34
35
36
37
38
39
41
40
OUT3A_p
OUT3A_n
OUT3B_p
OUT3B_n
OUT4A_p
OUT4A_n
OUT4B_p
OUT4B_n
OUT5B_p
OUT5B_n
OUT5A_p
ACLK_p
OUT5A_n
OUT6B_p
ACLK_n
OUT6B_n
OUT6A_p
LCLK_P
引脚功能
数
针脚数
5
6
1
1
1
2
2
2
针
名字
AVDD
AGND
VCM
CLKN
CLKP
IN1P ， IN1N
IN2P ， IN2N
IN3P ， IN3N
数
9, 52, 66, 71, 74
3, 6, 55, 58, 61, 80
68
73
72
78, 79
1, 2
4, 5
模拟电源， 1.8V
模拟地
共模输出引脚， 0.95 V输出。该管脚可以配置为外部参考
电压（ 1.5 V）输入引脚，以及。看到注册的0x42 。
负差分时钟-Tie CLKN接GND为单端时钟
正差分时钟
差分输入信号，通道1
差分输入信号，通道2
差分输入信号，通道3
描述
版权所有2011-2012 ，德州仪器
提交文档反馈
产品文件夹链接（ S） ： ADS5294
OUT6A_n
LCLK_N
3
ADS5294
SLAS776B - 2011年11月 - 修订2012年7月
www.ti.com
引脚功能（续）
数
针脚数
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
1
1
1
1
1
1
1
针
名字
IN4P ， IN4N
IN5P ， IN5N
IN6P ， IN6N
IN7P ， IN7N
IN8P ， IN8N
LCLKP ， LCLKN
ACLKP ， ACLKN
OUT1A_P ， OUT1A_N
OUT1B_P ， OUT1B_N
OUT2A_P ， OUT2A_N
OUT2B_P ， OUT2B_N
OUT3A_P ， OUT3A_N
OUT3B_P ， OUT3B_N
OUT4A_P ， OUT4A_N
OUT4B_P ， OUT4B_N
OUT5A_P ， OUT5A_N
OUT5B_P ， OUT5B_N
OUT6A_P ， OUT6A_N
OUT6B_P ， OUT6B_N
OUT7A_P ， OUT7A_N
OUT7B_P ， OUT7B_N
OUT8A_P ， OUT8A_N
OUT8B_P ， OUT8B_N
PD
REFB
REFT
RESET
SCLK
SDATA
SDOUT
数
7, 8
53, 54
56, 57
59, 60
62, 63
31, 32
29, 30
13, 14
15, 16
17, 18
19, 20
21, 22
23, 24
25, 26
27, 28
35, 36
33, 34
39, 40
37, 38
43, 44
41, 42
47, 48
45, 46
10
69
70
51
77
76
64
差分输入信号，通道4
差分输入信号，通道5
差分输入信号，通道6
差分输入信号，通道7
差分输入信号， 8通道
差分LVDS位时钟（ 7X ）
差分LVDS帧时钟（ 1X ）
差分LVDS数据输出，线1 ，信道1
差分LVDS数据输出，线2中，信道1
差分LVDS数据输出，线1 ，信道2
差分LVDS数据输出，线2 ，信道2
差分LVDS数据输出，线1 ，信道3
差分LVDS数据输出，线2 ，信道3
差分LVDS数据输出线1 ，通道4
差分LVDS数据输出， 2线， 4通道
差分LVDS数据输出，线1 ，信道5
差分LVDS数据输出，线2 ，信道5
差分LVDS数据输出，线1 ，信道6
差分LVDS数据输出，线2中，信道6
差分LVDS数据输出，线1 ，信道7
差分LVDS数据输出，线2 ，信道7
差分LVDS数据输出，线1 ，信道8
差分LVDS数据输出，线2，通道8
断电控制输入。高电平有效。该引脚具有内部220 kΩ的下拉电阻。
负基准电压输入/输出
正参考输入/输出
高电平有效复位输入。该引脚具有内部220 kΩ的下拉电阻。
串行时钟输入。该引脚具有内部220 kΩ的下拉电阻。
串行数据输入。该引脚具有内部220 kΩ的下拉电阻。
串行数据读出。该引脚在复位后为高阻态。当<READOUT>位
被设置，则SDOUT销变为有效。这是一个CMOS数字输出从AVDD运行
供应量。
启用串行芯片选择 - 低电平有效数字输入
以降低输出数据速率时使用的输入信号进行同步信道和芯片。如果它是
不使用时，加
≤
10 kΩ的上拉下拉电阻。
数字和I / O电源， 1.8V
数字地
无连接。必须离开的浮动
描述
1
1
2
2
1
CSZ
SYNC
LVDD
LGND
NC
75
65
11, 49
12, 50
67
4
提交文档反馈
产品文件夹链接（ S） ： ADS5294
版权所有2011-2012 ，德州仪器
ADS5294
www.ti.com
SLAS776B - 2011年11月 - 修订2012年7月
绝对最大额定值
(1)
在工作自由空气的温度范围内（除非另有说明）
价值
民
电源电压AVDD
LVDD
AGND和LGND之间
电压
在模拟输入
在数字输入， CLKN ， CLKP
在数字输出
最高结温（T
J
） ，任何条件
存储温度范围
工作温度范围
ESD额定值
(1)
(2)
人体模型（ HBM ）
带电器件模型（ CDM）
–55
-40
(2)
单位
最大
2.2
2.2
0.3
V
V
V
V
V
V
°C
°C
°C
V
V
–0.3
–0.3
–0.3
–0.3
， RESET ， SCLK ， SDATA ， CSZ
–0.3
–0.3
分[ 2.2 ， AVDD + 0.3 ]
分[ 2.2 ， AVDD + 0.3 ]
min[2.2,LVDD+0.3]
105
150
85
2000
500
注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这些压力额定值
只有与设备，在这些或超出下标明的任何其他条件的功能操作“推荐工作
条件“是不是暗示暴露在绝对最大额定条件下工作会降低设备的可靠性。
当AVDD被关断时，建议关掉输入时钟（或确保CLKP的电压， CLKN是< | 0.3V | ，这
防止ESD保护二极管在从接通时钟输入管脚。
热信息
热公制
(1)
θ
JA
θ
JCtop
θ
JB
ψ
JT
ψ
JB
θ
JCbot
结至环境热阻
结至外壳（顶部）热阻
结至电路板的热阻
结至顶部的特征参数
结至电路板的特征参数
结至外壳（底部）热阻
ADS5294
PFP （ 80引脚）
30.8
6.3
8.3
0.2
8.2
0.3
° C / W
单位
(1)
有关传统和新的热度量的更多信息，请参阅
IC封装热度量
申请报告，
SPRA953.
版权所有2011-2012 ，德州仪器
提交文档反馈
产品文件夹链接（ S） ： ADS5294
5
QQ：2880707522 复制
