ADS41B29
ADS41B49
www.ti.com
SBAS486E - 2009年11月 - 修订2012年7月
14位/ 12位， 250MSPS ，超低功耗ADC
与模拟缓冲器
检查样品：
ADS41B29 ， ADS41B49
1
特点
ADS41B49 ： 14位， 250MSPS
ADS41B29 ： 12位， 250MSPS
集成高阻抗
模拟输入缓冲器：
- 输入电容：为2pF
- 200MHz的输入阻抗：的3kΩ
最大采样率： 250MSPS
超低功耗：
- 1.8V模拟电源： 180MW
- 3.3V缓冲电源： 96mW
- I / O功率： 135MW （ DDR LVDS ）
高动态性能：
- 信噪比： 69dBFS在170MHz的
- SFDR ： 82.5dBc在170MHz的
输出接口：
- 双数据速率（ DDR ） LVDS与
可编程Swing和力量：
- 标准的Swing ： 350mV的
- 低摆幅： 200mV的
- 默认强度： 100Ω端接
- 2X强度： 50Ω端接
- 1.8V的CMOS并行接口还
支持
为SNR / SFDR权衡可编程增益
直流偏移校正
支持低输入时钟幅度
包装： QFN - 48 （7毫米× 7毫米）
描述
该ADS41B29 / B49是ultralow-成员
功率ADS4xxx模拟 - 数字转换器（ADC）的
家庭，具有集成模拟输入缓冲器。
这些器件采用创新的设计技术
实现高动态性能，而功耗
极低的功耗。模拟输入引脚具有
缓冲器，具有恒定的性能的好处和
在很宽的频率范围内的输入阻抗。该
设备是非常适合用于多载波，宽
带宽的通信应用，例如PA
线性化。
该ADS41B49 / 29具备的功能，如数字增益
和偏移校正。增益选项可用于
改善SFDR性能较低的满量程输入
的范围内，特别是在高输入频率。该
集成直流失调校正环路可用于
估计和消除ADC失调。在较低的
采样率时，ADC的自动运行
按比例缩小的动力性能无损失。
该设备同时支持双倍数据速率（ DDR ）
低电压差分信令（LVDS）和平行
CMOS数字输出接口。的低数据速率
在DDR LVDS接口（最高500Mbps的）
使得可以使用低成本的现场可编程
门阵列（ FPGA）的接收器。该器件
有一个可用于一个低摆幅的LVDS方式
进一步降低功耗。实力
所述的LVDS输出缓冲器还可以提高到
支持50Ω差分端接。
该器件采用紧凑的QFN -48可
封装，规定工作在工业
温度范围（-40 ° C至+ 85°C ） 。
23
1
2
3
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
使用PowerPad是德州仪器公司的注册商标。
所有其他商标均为其各自所有者的财产。
版权所有2009-2011 ，德州仪器
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
ADS41B29
ADS41B49
SBAS486E - 2009年11月 - 修订2012年7月
www.ti.com
这个集成电路可以被ESD损坏。德州仪器建议所有集成电路与处理
适当的预防措施。如果不遵守正确的操作和安装程序，可以造成损坏。
ESD损害的范围可以从细微的性能下降，完成设备故障。精密集成电路可能会更
容易受到伤害，因为很小的参数变化可能导致设备不能满足其公布的规格。
订购信息
(1)
产品
ADS41B29
套餐 -
领导
QFN-48
包
代号
罗格列酮
特定网络版
温度
范围
-40 ° C至+ 85°C
环保计划
(2)
绿色环保（RoHS ，
无锑/溴）
绿色环保（RoHS ，
无锑/溴）
铅/焊球
完
铜/镍钯金
包
记号
AZ41B29
订购
数
ADS41B29IRGZR
ADS41B29IRGZT
ADS41B49IRGZR
ADS41B49IRGZT
运输
媒体
磁带和卷轴
磁带和卷轴
磁带和卷轴
磁带和卷轴
ADS41B49
QFN-48
罗格列酮
-40 ° C至+ 85°C
铜/镍钯金
AZ41B49
(1)
(2)
对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或者访问
器件产品文件夹在
www.ti.com 。
生态规划是计划的环保分级。绿色环保（RoHS ，无锑/溴） ： TI定义
绿色
意味着无铅（符合RoHS标准）和
游离溴素（Br）和锑（ Sb）的基阻燃剂的。参阅
质量与无铅（无铅）数据
网站了解更多
信息。
绝对最大额定值
(1)
ADS41B29 ， ADS41B49
民
电源电压范围， AVDD
电源电压范围， AVDD_BUF
电源电压范围， DRVDD
AGND和DRGND之间的电压
AVDD之间的电压DRVDD时（ AVDD导致DRVDD ）
DRVDD之间的电压AVDD （当DRVDD导致AVDD ）
AVDD_BUF之间的电压DRVDD / AVDD
INP ， INM
电压施加到输入引脚
CLKP ， CLKM
(2)
， RESET ， SCLK ，
SDATA ， SEN ， DFS
–0.3
–0.3
–0.3
–0.3
–2.4
–2.4
–4.2
–0.3
–0.3
–40
–65
最大
2.1
3.9
2.1
0.3
2.4
2.4
4.2
最低
（ 1.9 ， AVDD + 0.3 ）
AVDD + 0.3
+85
+125
+150
2
单位
V
V
V
V
V
V
V
V
V
°C
°C
°C
kV
工作的自由空气的温度范围内，T
A
工作结温范围，T
J
存储温度范围，T
英镑
ESD，人体模型（ HBM ）
(1)
(2)
强调以上这些额定值可能会造成永久性的损害。长期在绝对最大条件下工作会
降低设备的可靠性。这些压力额定值只，设备的这些功能操作或以后的任何其他条件
这些规定是不是暗示。
当AVDD被关断时，建议关掉输入时钟（或确保CLKP的电压， CLKM小于| 0.3V | 。
这样做可以防止ESD保护二极管，在转动的时钟输入引脚。
2
版权所有2009-2011 ，德州仪器
ADS41B29
ADS41B49
www.ti.com
SBAS486E - 2009年11月 - 修订2012年7月
推荐工作条件
ADS41B29 ， ADS41B49
民
耗材
AVDD
AVDD_BUF
DRVDD
模拟电源电压
模拟缓冲器的电源电压
数字电源电压
1.7
3
1.7
1.8
3.3
1.8
1.9
3.6
1.9
V
V
V
典型值
最大
单位
模拟输入
迪FF erential输入电压范围
(1)
输入共模电压
最大模拟输入频率与1.5V
PP
输入幅度
(2)
最大模拟输入频率1V
PP
输入幅度
时钟输入
ADS41B29/
ADS41B49
低速模式下启用
(3)
低速模式下被禁用
(3)
20
> 80
80
250
MSPS
MSPS
(2)
1.5
1.7 ± 0.05
400
600
V
PP
V
兆赫
兆赫
输入时钟幅度差（V
CLKP
– V
CLKM
)
正弦波，交流耦合
LVPECL ，交流耦合
LVDS ，交流耦合
LVCMOS单端，交流耦合
输入时钟占空比低速模式下启用
周期
低速模式下被禁用
数字输出
C
负载
R
负载
T
A
从每个输出引脚的最大外部负载电容来DRGND
LVDS的输出对之间的差分负载电阻
（ LVDS模式）
工作自由空气的温度
(4) (5) (6)
0.2
1.5
1.6
0.7
1.8
V
PP
V
PP
V
PP
V
60
65
%
%
40
35
50
50
5
100
–40
+85
pF
Ω
°C
高性能模式
模式1
将MODE 1寄存器位来获得整个样本的最佳性能
时钟信号和输入信号的频率。
注册地址= 03H ，寄存器数据= 03H 。
设置模式寄存器2位获得在高输入信号的最佳性能
频率大于230MHz之间。
注册地址= 4Ah可，寄存器数据= 01H 。
模式2
(1)
(2)
(3)
(4)
(5)
(6)
提供0dB增益。见
增益SFDR / SNR权衡
在第
应用信息
为之间的输入电压范围的关系
和增益。
见
工作原理
在节
应用程序的信息。
见
串行接口
部分，用于对低速模式的细节。
它建议使用这些模式以获得最佳的性能。这些模式中只能设置带串行接口。
见
串行接口
部分对寄存器编程的详细信息。
注意，当不使用串行接口，这些模式不能设置（当RESET引脚连接到高电平） ;看
设备
CON组fi guration
部分。
版权所有2009-2011 ，德州仪器
3
ADS41B29
ADS41B49
SBAS486E - 2009年11月 - 修订2012年7月
www.ti.com
电气特性： ADS41B29 ， ADS41B49
典型值为+ 25 ° C， AVDD = 1.8V ， AVDD_BUF = 3.3V ， DRVDD = 1.8V ， 1.5V
PP
时钟的幅度， 50 ％时钟占空比
周期， -1dBFS差分模拟输入，和DDR LVDS接口，除非另有说明。的最大值和最小值是
在整个温度范围：T已
民
= -40°C至T
最大
= + 85°C ， AVDD = 1.8V ， AVDD_BUF = 3.3V和DRVDD = 1.8V 。
ADS41B29
参数
决议
f
IN
= 20MHz的
f
IN
= 70MHz时
的SNR （信号噪声比） ，LVDS
f
IN
= 100MHz的
f
IN
= 170MHz的
f
IN
= 300MHz的
f
IN
= 20MHz的
f
IN
= 70MHz时
SINAD
（信号对噪声和失真比） ，LVDS
f
IN
= 100MHz的
f
IN
= 170MHz的
f
IN
= 300MHz的
f
IN
= 20MHz的
f
IN
= 70MHz时
无杂散动态范围
SFDR
f
IN
= 100MHz的
f
IN
= 170MHz的
f
IN
= 300MHz的
f
IN
= 20MHz的
f
IN
= 70MHz时
总谐波失真
THD
f
IN
= 100MHz的
f
IN
= 170MHz的
f
IN
= 300MHz的
f
IN
= 20MHz的
f
IN
= 70MHz时
二次谐波失真
HD2
f
IN
= 100MHz的
f
IN
= 170MHz的
f
IN
= 300MHz的
f
IN
= 20MHz的
f
IN
= 70MHz时
第三谐波失真
HD3
f
IN
= 100MHz的
f
IN
= 170MHz的
f
IN
= 300MHz的
f
IN
= 20MHz的
f
IN
= 70MHz时
最差杂散
（比第二和第三谐波等）
f
IN
= 100MHz的
f
IN
= 170MHz的
f
IN
= 300MHz的
双音互调
失真
输入过载恢复
IMD
f
1
= 185MHz ，女
2
= 190MHz ，
每个音调的-7dBFS
恢复到1％以内（最终
值），用于6分贝过载带正弦
波输入
PSRR
ENOB
INL
对于100mV的
PP
在AVDD信号
供给，高达10MHz
f
IN
= 170MHz的
f
IN
= 170MHz的
76
71
71
68
71
65
65.5
68.4
68.3
68.3
68
67.5
68.3
68.1
68.2
67.8
66.5
89
85
87
82
75
85
82
83
79.5
72
93
85
87
87
80
93
88
88
82
75
89
90
90
88
88
–86
77.5
72
72
69
72
66
66.5
测试条件
民
典型值
最大
12
69.7
69.5
69.5
69.1
68.4
69.5
69.3
69.3
68.8
67.4
89
85
87
82
75
85
82
83
79.5
72
93
85
87
87
80
93
88
88
82
75
89
90
90
88
88
–86
民
ADS41B49
典型值
最大
14
单位
位
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBFS的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBFS的
时钟
周期
dB
最低有效位
±5
最低有效位
1
1
AC电源抑制比
有效位数
集成非线性
> 30
11
±1.5
±3.5
> 30
11.2
±2.5
4
版权所有2009-2011 ，德州仪器
ADS41B29
ADS41B49
www.ti.com
SBAS486E - 2009年11月 - 修订2012年7月
电气特性：一般
典型值为+ 25 ° C， AVDD = 1.8V ， AVDD_BUF = 3.3V ， DRVDD = 1.8V ， 50 ％时钟占空比，除非另有
指出。最低和最高值是在整个温度范围：T已
民
= -40°C至T
最大
= + 85°C ， AVDD = 1.8V ，
AVDD_BUF = 3.3V和DRVDD = 1.8V 。
ADS41B29 ， ADS41B49
参数
模拟输入
迪FF erential输入电压范围
差分输入阻抗，在DC （见
图60）
差分输入电容（见
图61 ）
模拟输入带宽
模拟输入共模电流（每输入引脚）
共模输出电压
VCM输出电流能力
DC精度
偏移误差
偏移误差的温度系数
增益误差，作为其结果
独内参不准确
单独通道增益误差
电源
IAVDD
模拟电源电流
IAVDD_BUF
模拟输入缓冲器的电源电流
IDRVDD
(1)
输出缓冲器的电源电流
LVDS接口与外部100Ω端接
低LVDS摆幅（ 200mV的）
IDRVDD
输出缓冲器的电源电流
LVDS接口与外部100Ω端接
标准LVDS摆幅（ 350mV的）
IDRVDD输出缓冲器的电源电流
(1) (2)
CMOS接口
(2)
为8pF外部负载电容
f
IN
= 2.5MHz的
全球掉电
待机
99.5
29
115
42
mA
mA
E
GREF
E
GCHAN
–2
2.5
–15
2.5
0.003
2
15
mV
毫伏/°C的
％ FS
％ FS
VCM
1.5
10
3.5
800
2
1.7
4
V
PP
kΩ
pF
兆赫
A
V
mA
民
典型值
最大
单位
63
mA
75
90
mA
35
mA
10
200
25
mW
mW
(1)
(2)
最大DRVDD电流的CMOS接口依赖于数字输出线的实际负载电容。需要注意的是
每个数字输出线路最大推荐负载电容为10pF的。
在CMOS模式中， DRVDD当前鳞用的采样频率，在输出引脚的负载电容，输入频率，并且
电源电压（见
CMOS接口功耗
在节
应用信息） 。
版权所有2009-2011 ，德州仪器
5
QQ：2881677436 复制
