【2100 MHz至2600 MHz的接收混频器，集成的小数N分频PLL和VCOADRF6603特点R】,IC型号ADRF6603-EVALZ,ADRF6603-EVALZ PDF资料,ADRF6603-EVALZ经销商,ic,电子元器件-51电子网

2100 MHz至2600 MHz的接收混频器，

集成的小数N分频PLL和VCO

ADRF6603

特点

Rx混频器，集成小数N分频PLL

RF输入频率范围： 1100 MHz至3200 MHz的

内部LO频率范围： 2100 MHz至2600 MHz的

输入P1dB为14.6 dBm的

输入IP3 ： 27 dBm的

通过外部引脚输入IP3优化

SSB噪声系数

IP3SET引脚开路： 14.2分贝

IP3SET引脚电压为3.3 V ： 15.2分贝

电压转换增益： 6.9分贝

匹配200 Ω IF输出阻抗

IF 3 dB带宽： 500 MHz的

通过3线SPI接口编程

40引脚的6 mm ×6 mm LFCSP封装

表1中。

产品型号

ADRF6602

ADRF6603

内部LO

范围

1550兆赫

2150兆赫

2100兆赫

2600兆赫

± 3分贝RF

平衡不平衡转换器系列

1000兆赫

3100兆赫

1100兆赫

3200兆赫

± 1分贝RF

平衡不平衡转换器系列

1350兆赫

2750兆赫

1450兆赫

2850兆赫

PLL参考输入可支持从输入频率

12 MHz至160 MHz范围内。 PFD输出控制一个电荷泵

其输出驱动一个片外环路滤波器。

环路滤波器的输出被施加到一个集成的VCO 。该

在2 ×F VCO输出

被施加到一个LO分频器，以及一个

可编程PLL分频器。可编程PLL分频器

由Σ-Δ调制器（ SDM）进行控制。的弹性模量

对SDM可以被编程为1至2047 。

有源混频器转换成单端50 Ω RF输入到

一个200 Ω差分IF输出。中频输出可以操作起来

到500兆赫。

该ADRF6603采用先进的硅 - 锗制成

BiCMOS工艺。它是在一个40引脚，符合RoHS标准，

6毫米×6 mm LFCSP封装，带有裸焊盘。性能

工作在-40 ° C至+ 85 ° C温度范围。

应用

蜂窝基站

概述

该ADRF6603是一款高动态范围有源混频器

集成的小数N分频锁相环（PLL）和电压 -

控制振荡器（VCO ），用于内部混频器的LO生成。

随着

ADRF6602,

该ADRF6603形成家庭

集成PLL /覆盖2100 MHz的频率范围混频器

到2600兆赫。

VCC1

功能框图

VCC2

VCC_LO

Vcc_Mix

VCC_V2I

VCC_LO

NC数控

ADRF6603

LODRV_EN

LON

卜FF器

内部LO范围

2100MHz的2600MHz的TO

3.3V

LDO

2.5V

LDO

DECL3P3

DECL2P5

垂耳

PLL_EN

数据

CLK

SPI

接口

分数模量

REG

三阶

部分的

插

×2

REF_IN

÷2

÷4

MUXOUT

11 15 20 21 23 24 25 28 30 31 35

卜FF器

整

REG

2:1

MUX

DIV

2, 1

VCO

LDO

DECLVCO

N计数器

21 123

MUX

温度

传感器

–

相

+频率

探测器

预分频器

÷2

电荷泵

250A,

500μA （默认），

750A,

1000A

SET

VCO

CORE

IP3SET

GND

CP VTUNE IFP IFN

图1 。

第0版

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

08547-001

18 19

ADRF6603

特点................................................. ............................................. 1

应用................................................. ...................................... 1

概述................................................ ......................... 1

功能框图............................................... ............... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

射频指标................................................ .......................... 3

合成器/ PLL规格.............................................. 4 .....

逻辑输入和电源规格....................................... 5

时序特性................................................ ................ 5

绝对最大额定值............................................... ............. 6

ESD注意事项................................................ .................................. 6

引脚配置和功能说明............................. 7

典型性能特征............................................. 9

注册结构................................................ ........................... 11

寄存器0整数分频控制（默认： 0x0001C0 ） ..... 11

注册1模数除法器（默认值： 0x003001 ） .. 11

注册2 ，小数除法控制（默认值： 0x001802 ） 12

注册3 - Σ- Δ调制器抖动控制（默认值：

0x10000B ） ................................................ .................................... 12

注册4 -PLL电荷泵， PFD和参考路径

控制（默认： 0x0AA7E4 ） ............................................ ....... 13

注册5 - PLL使能和LO路径控制（默认值：

0x0000E5 ） ................................................ .................................... 14

注册6 -VCO控制和VCO启用（默认值：

0x1E2106 ） ................................................ .................................... 14

注册7 -混频器偏置启动和外部VCO启用

（默认值： 0x000007 ） ............................................. ....................... 14

工作原理............................................... ....................... 15

编程ADRF6603 ............................................... .... 15

初始化序列................................................ .............. 15

LO选择逻辑............................................... ...................... 16

应用信息................................................ .............. 17

操作基本连接............................................. 17

评估板................................................ ............................ 18

评估板控制软件......................................... 18

原理图和艺术品............................................... ............ 20

评估板配置选项............................... 22

外形尺寸................................................ ....................... 23

订购指南................................................ .......................... 23

修订历史

3月10日 - 修订版0 ：初始版

第0版|第24 2

ADRF6603

特定网络阳离子

RF连接特定的阳离子

= 5 V ;环境温度（T

） = 25°C ; F

REF

= 38.4兆赫; F

PFD

= 38.4兆赫;高端LO注入; F

= 140 MHz的; IIP3优化

使用电容DAC （为0x1 ）和IP3SET （ 3.3V），除非另有说明。

表2中。

参数

内部LO频率范围

RF输入频率范围

RF输入AT 2140兆赫

输入回波损耗

输入P1dB为

二阶截取点（ IIP2 ）

三阶截取（ IIP3 ）

单边带噪声系数

LO至IF泄漏

RF输入2400兆赫

输入回波损耗

输入P1dB为

二阶截取点（ IIP2 ）

三阶截取（ IIP3 ）

单边带噪声系数

LO至IF泄漏

RF输入AT 2650兆赫

输入回波损耗

输入P1dB为

二阶截取点（ IIP2 ）

三阶截取（ IIP3 ）

单边带噪声系数

LO至IF泄漏

IF输出

电压转换增益

IF带宽

输出共模电压

增益平坦度

增益变化

输出摆幅

输出回波损耗

LO输入/输出（ LOP ， LON ）

频带

输出电平（ LO作为输出）

输入电平（ LO为输入）

输入阻抗

测试条件/评论

± 3分贝RF输入范围

相对于50 Ω （可与外部匹配改善）

-5 dBm的每一个音（音之间的10MHz的间隔）

IP3SET = 3.3 V

IP3SET = OPEN

在1 × LO频率， 50 Ω终端的RF端口

相对于50 Ω （可与外部匹配改善）

-5 dBm的每一个音（音之间的10MHz的间隔）

IP3SET = 3.3 V

IP3SET = OPEN

在1 × LO频率， 50 Ω终端的RF端口

低侧注入

相对于50 Ω （可与外部匹配改善）

-5 dBm的每一个音（音之间的10MHz的间隔）

IP3SET = 3.3 V

IP3SET = OPEN

在1 × LO频率， 50 Ω终端的RF端口

差分200 Ω负载

小信号3 dB带宽

需要外部上拉不平衡变压器或电感器

在频率范围内，任何为5MHz / 50MHz的

在整个温度范围

差分200 Ω负载

相对于200 Ω

外加1 × LO输入，内部PLL禁用

250

1 × LO到50 Ω负载， LO输出缓冲器启用

±6

民

2100

1100

典型值

最大

2600

3200

单位

兆赫

DBM

兆赫

V P-P

6000

兆赫

DBM

14.6

15.2

14.5

14.6

27.7

15.3

14.2

14.6

28.0

15.3

14.2

42.5

6.9

500

0.2/1.0

1.0

第0版|第24 3

ADRF6603

合成器/ PLL规格

= 5 V ;环境温度（T

） = 25°C ; F

REF

= 153.6兆赫; F

PFD

= 38.4兆赫;高端LO注入; F

= 140 MHz的; IIP3优化

使用电容DAC （为0x1 ）和IP3SET （ 3.3V），除非另有说明。

表3中。

参数

合成器规范

频带

勋章图

参考热刺

测试条件/评论

合成器规格参考1 × LO

内部产生的LO

REF_IN

= 0 dBm的

REF

= 153.6兆赫

REF

＆ GT ; F

REF

= 2100 MHz至2600 MHz的，女

PFD

= 38.4兆赫

1千赫至10千赫偏移

100 kHz偏置

500 kHz偏置

1 MHz偏移

5 MHz偏移

10兆赫 FF集

20 MHz偏移

1千赫至40兆赫的集成带宽

REF_IN ， MUXOUT引脚

（锁定检测所选的输出）

0.25

2.7

可编程为250 μA ， 500 μA ， 750 μA ， 1毫安

500

2.8

160

兆赫

μA

民

2100

222

107

99.5

120

128

142

148

149

0.4

典型值

最大

2600

单位

兆赫

dBc的/赫兹

dBc的

dBc的/赫兹

° RMS

兆赫

相位噪声

集成相位噪声

PFD频率

基准特性

REF_IN输入频率

REF_IN输入电容

MUXOUT输出电平

MUXOUT占空比

电荷泵

泵电流

输出顺从电压范围

第0版|第24 4

ADRF6603

逻辑输入和电源规格

= 5 V ;环境温度（T

） = 25°C ; F

REF

= 38.4兆赫; F

PFD

= 38.4兆赫;高端LO注入; F

= 140 MHz的; IIP3优化

使用电容DAC （为0x1 ）和IP3SET （ 3.3V），除非另有说明。

表4 。

参数

逻辑输入

输入高电压，V

INH

输入低电压，V

INL

输入电流I

INH

INL

输入电容，C

电源

电压范围

电源电流

测试条件/评论

CLK ， DATA ， LE

民

1.4

0.1

VCC1 ， VCC2 ， VCC_LO ， VCC_MIX和VCC_V2I销

4.75

只有PLL

外部LO模式（内部PLL禁用，

IP3SET引脚= 3.3 V ）

内部LO模式（内部PLL使能，

IP3SET引脚= 3.3 V ）

掉电模式

163

261

5.25

典型值

最大

3.3

0.7

单位

μA

时序特性

VCC2 = 5V ± 5 ％。

表5 。

参数

极限

单位

ns（最小值）

描述

LE建立时间

DATA到CLK建立时间

DATA到CLK保持时间

CLK高时间

CLK低时间

CLK到LE建立时间

LE脉冲宽度

时序图

CLK

数据

DB23 （MSB）

DB22

DB2

（控制位C3 ）

DB1

（控制位C2 ）

DB0 （ LSB ）

（控制位C1 ）

08547-002

图2.时序图

第0版|第24 5