a
特点
引脚可选1,2或3相操作
静态和动态均流特性
向后兼容IMVP- II
出色的负载瞬态响应与ADOPT
ADI公司的最佳定位技术
噪声消隐的速度和稳定性
同步整流控制延长了电池寿命
平滑的输出转换期间VID代码更改
逐周期电流限制
打嗝或闭锁过载保护
瞬态无干扰的电源良好
软启动消除了上电时的浪涌电流浪涌
两级过压和反向电压
保护
应用
IMVP- II和IMVP- III核心的DC- DC转换器
固定电压移动CPU核心的DC- DC转换器
笔记本电脑/笔记本电脑电源
可编程输出电源
3相IMVP -II和IMVP- III
核心控制器的移动处理器
ADP3204
*
功能框图
VCC
HYSSET
DSHIFT
BSHIFT
DPRSHIFT
BOM
DPSLP
DPRSLP
迟滞
环境
和
SHIFT- MUX
ADP3204
VR
相
分离器
OUT3
OUT2
OUT1
CS3
CLIM
CS2
当前
SENSE
MUX
CS1
CS +
CSの
坡道
REG
EN
CORE
VID4
VID3
VID2
VID1
VID0
DPRSLP
VID
根
DPRSLP
BOM
DPSLP
VID
MUX
和
REG
5位VID
DAC
和
固定
REF
DACOUT
DACRAMP
概述
VR
该ADP3204是1-，2-或3-相滞后峰值电流
的DC- DC降压转换器控制器，专用于电源的移动
处理器的核心。优化的低电压设计为动力
从3.3 V系统电源。额定输出电压是
由5位VID代码集。以适应过渡时间
通过最新的处理器， ADP3204功能所需
高速运转，使最小化的电感器尺寸
导致在当前最快的变化到输出。对
还允许对输出电容器的最小数量
要使用时， ADP3204设有有源电压定位
与ADOPT最佳补偿，以确保优异的
负载瞬态响应。与输出信号的接口
最多三个ADP3415 MOSFET驱动器是
用于高速和高效率进行了优化，用于驱动两个
降压转换器的顶部和底部的MOSFET。该
ADP3204能够控制同步整流器来的
延长电池的使用寿命在轻负载条件下。
BOM
DPSLP
DPRSLP
VID瞬态
探测器和
换档器
COREGD MONITOR
COREFB
SS-打嗝定时器
和OCP
SR控制
DRVLSD
OVP和RVP
钳
SS
PWRGD BLANKER
PWRGD
ENABLE UVLO -主偏置
SD
PM模块
GND
ADOPT是ADI公司的商标。
*受保护
由美国专利号5969657 ;其他专利正在申请中。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
ADP3204–SPECIFICATIONS
1
（ 0 ° C（ V T，
V
参数
供应UVLO - SHUTDOWN
正常的电源电流
UVLO电源电流
关断电源电流
UVLO阈值
V
CCH
V
CCL
UVLO迟滞
关断阈值
（ CMOS输入）
电源良好
核心反馈阈值电压
V
CCHYS
V
SDTH
V
COREFBH
符号
I
CC
I
CCUVLO
I
CCSD
100℃时，高（H ）= VCC ，低（L） = 0V ， Vcc = 3.3V，
SD
= H ，V
COREFB
=
), V
REG
= V
CSの
= V
VID
= 1.25 V ，C
DACRAMP
= 100 pF的，R
OUT1
= R
OUT2
= R
OUT3
=
DAC DACOUT
100 K，C
OUT1
= C
OUT2
= C
OUT3
= 10 pF的，C
SS
= 0.047 F，R
PWRGD
= 680 1.2 V，R 1
钳
= 5.1 K至VCC ， HYSSET ， BSHIFT ， DSHIFT和
DPRSHIFT是开放的， BOM = H ，
DPSLP
= H， DPRLP = L时，除非另有说明。 ）通过销电流沉没的符号为正，源通过一个销具有
负号。负号被忽略的最小值和最大值。
A
条件
民
典型值
7
最大
11
425
单位
mA
A
A
SD
= L ， 3.0 V
≤
VCC
≤
3.6 V
SD
= H
V
CC
斜坡向上，V
SS
= 0 V
V
CC
斜坡下来，
V
SS
漂浮的
70
2.95
2.60
55
V
CC
/2
V
V
mV
V
电源良好输出电压
（漏极开路输出）
屏蔽时间
2
软启动/打嗝定时器
充电/放电电流
软启动使能/打嗝
终止阈值
软启动终止/打嗝
启用阈值
VID DAC
VID输入阈值
（ CMOS输入）
VID输入电流
（内部有源上拉）
输出电压
准确性
V
PWRGD
t
PWRGDMSK3
I
SS
V
SSEN
V
SSTERM
0.9 V < V
DAC
< 1.675 V
V
COREFB
大力推动
V
COREFB
斜坡下降
V
COREFB
大力推动
V
COREFB
斜坡下降
V
COREFB
= V
DACOUT
V
COREFB
= 0.8 V
DACOUT
1.12 V
DAC
1.10 V
DAC
0.88 V
DAC
0.86 V
DAC
0.95 V
CC
0
100
–55
1.2
1.14 V
DAC
1.12 V
DAC
0.90 V
DAC
0.88 V
DAC
V
CC
0.8
V
V
V
V
V
V
s
A
A
V
SS
= 0 V
V
SS
= 0.5 V
V
REG
= 1.25 V,
V
坡道
= V
COREFB
= 1.27 V
V
SS
斜坡下降
V
坡道
= V
COREFB
= 1.27 V
V
SS
大力推动
200
1.70
2.00
V
CC
/2
300
2.25
mV
V
V
A
V
VID0..4
I
VID0..4
V
DAC
V
DAC
/V
DAC
t
DACS4
R
DACRAMP
VID0到VID4 = L
见VID代码，表1
1.750 V
≥
V
DAC
≥
0.850 V
0.825 V
≥
V
DAC
≥
0.600 V
C
DACRAMP
= 100 pF的
C
DACRAMP
= 1 nF的
0.600
–1.0
–8.5
85
1.750
+1.0
+8.5
3.5
25
10
V
%
mV
s
s
k
建立时间
DACRAMP内阻
5
–2–
第0版
ADP3204
参数
偏移设置
电池移位电流
符号
I
RAMPB
, I
CS + B
V
BSHIFT
I
RAMPD
, I
CS + D
V
DSHIFT
I
REGDPR
I
COREFBDPR8
V
DPRSHIFT
I
DPRSHIFT
= –100
A,
DPRSLP = H
V
VID
= 1.25 V,
I
DPRSHIFT
= –100
A,
DPRSLP = H
–90
110
V
VID
= 1.25 V
I
DSHIFT
= –100
A,
BOM
= H
DPSLP
= L
–92.5
条件
V
VID
= 1.25 V
I
BSHIFT
= –100
A,
BOM
= L
DPSLP
= H
民
–92.5
典型值
–100
最大
–107.5
单位
mA
电池移参考电压
深度睡眠移电流
V
DAC
–100
–107.5
V
mA
深度睡眠移参考
电压
深度睡眠移电流
V
DAC
–100
130
–110
150
V
A
A
V
深度睡眠移参考
电压
SHIFT控制输入
BOM
门槛
（ CMOS输入）
DPSLP
门槛
（ CMOS输入）
DPRSLP模式阈值
8
（ CMOS输入）
低侧驱动控制
输出电压（ CMOS输出）
输出电流
V
DAC
V
BOM
V
DSLP
V
DPRSLP
V
CC
/2
V
CC
/2
V
CC
/2
V
V
V
V
DRVLSD
I
DRVLSD
DPRSLP = H
DPRSLP = L
DPRSLP = H ，V
DRVLSD
= 1.5 V
DPRSLP = L ，V
DRVLSD
= 1.5 V
0
0.7 V
CC
+0.4
–0.4
0.4
V
CC
V
V
mA
mA
OVER /反向电压
保护CORE反馈
过电压阈值
V
COREFB ， OVP9
反向电压阈值
V
COREFB ， RVP9
输出电流
I
钳
（漏极开路输出）
V
COREFB
V
COREFB
V
COREFB
= 2.2 V, V
钳
= 1.5 V
V
COREFB
= V
DAC
, V
钳
= 1.5 V
2.0
–0.3
10
2
6
V
V
A
mA
笔记
1
所有的极限温度下通过的相关使用标准的统计质量控制（ SQC）方法。
2
两个测试条件： 1 ） PWRGD是确定的，但被迫通过施加外的中核好窗口电压（V失败
COREFB ， BAD
= 1.0 V在V
VID
= 1.25 V设置）到
瞬间之后COREFB引脚正确的，
BOM
或DPRSLP被断言/解除断言。 PWRGD不仅要与指定的消隐延迟立即失败
时间。 2 ） PWRGD被强制失败（V
COREFB ， BAD
= 1.0 V在V
VID
= 1.25 V设置） ，但进入了核心良好的窗口（V
COREFB ， GOOD
= 1.25 V ）的那一刻之后
那
BOM
或DPRSLP被断言/解除断言。 PWRGD不仅要与指定的消隐延迟时间请立即高。
3
通过设计保证
4
从测得的VID代码转换幅度的50 ％到这种地步V
DACOUT
在达成和解
±
其稳态值的1 ％ 。
5
测量DACRAMP和DACOUT引脚之间。
6
40 mVpp的脉冲幅度为20 mV过。测量来自输入阈截取点到的输出电压摆幅的50％。
7
测得的输出电压摆幅的30 ％和70％点之间。
8
DPRSLP电路是否符合最低30纳秒DPRSLPVR信号断言要求;通过设计保证。
9
COREFB引脚的电阻分压器和GND之间的电阻为41.3度（典型值） ，通过设计保证。
–4–
第0版
ADP3204
绝对最大额定值*
输入电源电压（ VCC ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
所有其他输入/输出。 。 。 。 。 。 。 。 。 。 。 。 0.3 V到V
CC
+ 0.3 V
结温范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 0 ° C至+ 150°C
结点到空气的热阻（ θ
JA
） 。 。 。 。 。 。 。 。 。 。 。 98 ° C / W
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
引线温度（焊接， 10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 300℃
*本
是一个额定值;超出这些限制的操作可能会导致设备
永久损坏。
订购指南
模型
温度
范围
包
描述
LFCSP-32
LFCSP-32
包
选项
CP-32
CP-32
QUANTITY
每卷
5000
1500
ADP3204JCP - REEL 0°C到100°C
ADP3204JCP - REEL7 0°C到100°C
表一VID码
VID4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
VID3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
VID2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
VID1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
VID0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
VOUT
1.750
1.700
1.650
1.600
1.550
1.500
1.450
1.400
1.350
1.300
1.250
1.200
1.150
1.100
1.050
1.000
0.975
0.950
0.925
0.900
0.875
0.850
0.825
0.800
0.775
0.750
0.725
0.700
0.675
0.650
0.625
0.600
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
ADP3204具有专用ESD保护电路，永久性的损害可能对设备产生
受到高能量静电放电。因此，适当的ESD防范措施建议
以避免性能下降或功能丧失。
第0版
–5–
a
特点
引脚可选1,2或3相操作
静态和动态均流特性
向后兼容IMVP- II
出色的负载瞬态响应与ADOPT
ADI公司的最佳定位技术
噪声消隐的速度和稳定性
同步整流控制延长了电池寿命
平滑的输出转换期间VID代码更改
逐周期电流限制
打嗝或闭锁过载保护
瞬态无干扰的电源良好
软启动消除了上电时的浪涌电流浪涌
两级过压和反向电压
保护
应用
IMVP- II和IMVP- III核心的DC- DC转换器
固定电压移动CPU核心的DC- DC转换器
笔记本电脑/笔记本电脑电源
可编程输出电源
3相IMVP -II和IMVP- III
核心控制器的移动处理器
ADP3204
*
功能框图
VCC
HYSSET
DSHIFT
BSHIFT
DPRSHIFT
BOM
DPSLP
DPRSLP
迟滞
环境
和
SHIFT- MUX
ADP3204
VR
相
分离器
OUT3
OUT2
OUT1
CS3
CLIM
CS2
当前
SENSE
MUX
CS1
CS +
CSの
坡道
REG
EN
CORE
VID4
VID3
VID2
VID1
VID0
DPRSLP
VID
根
DPRSLP
BOM
DPSLP
VID
MUX
和
REG
5位VID
DAC
和
固定
REF
DACOUT
DACRAMP
概述
VR
该ADP3204是1-，2-或3-相滞后峰值电流
的DC- DC降压转换器控制器，专用于电源的移动
处理器的核心。优化的低电压设计为动力
从3.3 V系统电源。额定输出电压是
由5位VID代码集。以适应过渡时间
通过最新的处理器， ADP3204功能所需
高速运转，使最小化的电感器尺寸
导致在当前最快的变化到输出。对
还允许对输出电容器的最小数量
要使用时， ADP3204设有有源电压定位
与ADOPT最佳补偿，以确保优异的
负载瞬态响应。与输出信号的接口
最多三个ADP3415 MOSFET驱动器是
用于高速和高效率进行了优化，用于驱动两个
降压转换器的顶部和底部的MOSFET。该
ADP3204能够控制同步整流器来的
延长电池的使用寿命在轻负载条件下。
BOM
DPSLP
DPRSLP
VID瞬态
探测器和
换档器
COREGD MONITOR
COREFB
SS-打嗝定时器
和OCP
SR控制
DRVLSD
OVP和RVP
钳
SS
PWRGD BLANKER
PWRGD
ENABLE UVLO -主偏置
SD
PM模块
GND
ADOPT是ADI公司的商标。
*受保护
由美国专利号5969657 ;其他专利正在申请中。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
ADP3204–SPECIFICATIONS
1
（ 0 ° C（ V T，
V
参数
供应UVLO - SHUTDOWN
正常的电源电流
UVLO电源电流
关断电源电流
UVLO阈值
V
CCH
V
CCL
UVLO迟滞
关断阈值
（ CMOS输入）
电源良好
核心反馈阈值电压
V
CCHYS
V
SDTH
V
COREFBH
符号
I
CC
I
CCUVLO
I
CCSD
100℃时，高（H ）= VCC ，低（L） = 0V ， Vcc = 3.3V，
SD
= H ，V
COREFB
=
), V
REG
= V
CSの
= V
VID
= 1.25 V ，C
DACRAMP
= 100 pF的，R
OUT1
= R
OUT2
= R
OUT3
=
DAC DACOUT
100 K，C
OUT1
= C
OUT2
= C
OUT3
= 10 pF的，C
SS
= 0.047 F，R
PWRGD
= 680 1.2 V，R 1
钳
= 5.1 K至VCC ， HYSSET ， BSHIFT ， DSHIFT和
DPRSHIFT是开放的， BOM = H ，
DPSLP
= H， DPRLP = L时，除非另有说明。 ）通过销电流沉没的符号为正，源通过一个销具有
负号。负号被忽略的最小值和最大值。
A
条件
民
典型值
7
最大
11
425
单位
mA
A
A
SD
= L ， 3.0 V
≤
VCC
≤
3.6 V
SD
= H
V
CC
斜坡向上，V
SS
= 0 V
V
CC
斜坡下来，
V
SS
漂浮的
70
2.95
2.60
55
V
CC
/2
V
V
mV
V
电源良好输出电压
（漏极开路输出）
屏蔽时间
2
软启动/打嗝定时器
充电/放电电流
软启动使能/打嗝
终止阈值
软启动终止/打嗝
启用阈值
VID DAC
VID输入阈值
（ CMOS输入）
VID输入电流
（内部有源上拉）
输出电压
准确性
V
PWRGD
t
PWRGDMSK3
I
SS
V
SSEN
V
SSTERM
0.9 V < V
DAC
< 1.675 V
V
COREFB
大力推动
V
COREFB
斜坡下降
V
COREFB
大力推动
V
COREFB
斜坡下降
V
COREFB
= V
DACOUT
V
COREFB
= 0.8 V
DACOUT
1.12 V
DAC
1.10 V
DAC
0.88 V
DAC
0.86 V
DAC
0.95 V
CC
0
100
–55
1.2
1.14 V
DAC
1.12 V
DAC
0.90 V
DAC
0.88 V
DAC
V
CC
0.8
V
V
V
V
V
V
s
A
A
V
SS
= 0 V
V
SS
= 0.5 V
V
REG
= 1.25 V,
V
坡道
= V
COREFB
= 1.27 V
V
SS
斜坡下降
V
坡道
= V
COREFB
= 1.27 V
V
SS
大力推动
200
1.70
2.00
V
CC
/2
300
2.25
mV
V
V
A
V
VID0..4
I
VID0..4
V
DAC
V
DAC
/V
DAC
t
DACS4
R
DACRAMP
VID0到VID4 = L
见VID代码，表1
1.750 V
≥
V
DAC
≥
0.850 V
0.825 V
≥
V
DAC
≥
0.600 V
C
DACRAMP
= 100 pF的
C
DACRAMP
= 1 nF的
0.600
–1.0
–8.5
85
1.750
+1.0
+8.5
3.5
25
10
V
%
mV
s
s
k
建立时间
DACRAMP内阻
5
–2–
第0版
ADP3204
参数
偏移设置
电池移位电流
符号
I
RAMPB
, I
CS + B
V
BSHIFT
I
RAMPD
, I
CS + D
V
DSHIFT
I
REGDPR
I
COREFBDPR8
V
DPRSHIFT
I
DPRSHIFT
= –100
A,
DPRSLP = H
V
VID
= 1.25 V,
I
DPRSHIFT
= –100
A,
DPRSLP = H
–90
110
V
VID
= 1.25 V
I
DSHIFT
= –100
A,
BOM
= H
DPSLP
= L
–92.5
条件
V
VID
= 1.25 V
I
BSHIFT
= –100
A,
BOM
= L
DPSLP
= H
民
–92.5
典型值
–100
最大
–107.5
单位
mA
电池移参考电压
深度睡眠移电流
V
DAC
–100
–107.5
V
mA
深度睡眠移参考
电压
深度睡眠移电流
V
DAC
–100
130
–110
150
V
A
A
V
深度睡眠移参考
电压
SHIFT控制输入
BOM
门槛
（ CMOS输入）
DPSLP
门槛
（ CMOS输入）
DPRSLP模式阈值
8
（ CMOS输入）
低侧驱动控制
输出电压（ CMOS输出）
输出电流
V
DAC
V
BOM
V
DSLP
V
DPRSLP
V
CC
/2
V
CC
/2
V
CC
/2
V
V
V
V
DRVLSD
I
DRVLSD
DPRSLP = H
DPRSLP = L
DPRSLP = H ，V
DRVLSD
= 1.5 V
DPRSLP = L ，V
DRVLSD
= 1.5 V
0
0.7 V
CC
+0.4
–0.4
0.4
V
CC
V
V
mA
mA
OVER /反向电压
保护CORE反馈
过电压阈值
V
COREFB ， OVP9
反向电压阈值
V
COREFB ， RVP9
输出电流
I
钳
（漏极开路输出）
V
COREFB
V
COREFB
V
COREFB
= 2.2 V, V
钳
= 1.5 V
V
COREFB
= V
DAC
, V
钳
= 1.5 V
2.0
–0.3
10
2
6
V
V
A
mA
笔记
1
所有的极限温度下通过的相关使用标准的统计质量控制（ SQC）方法。
2
两个测试条件： 1 ） PWRGD是确定的，但被迫通过施加外的中核好窗口电压（V失败
COREFB ， BAD
= 1.0 V在V
VID
= 1.25 V设置）到
瞬间之后COREFB引脚正确的，
BOM
或DPRSLP被断言/解除断言。 PWRGD不仅要与指定的消隐延迟立即失败
时间。 2 ） PWRGD被强制失败（V
COREFB ， BAD
= 1.0 V在V
VID
= 1.25 V设置） ，但进入了核心良好的窗口（V
COREFB ， GOOD
= 1.25 V ）的那一刻之后
那
BOM
或DPRSLP被断言/解除断言。 PWRGD不仅要与指定的消隐延迟时间请立即高。
3
通过设计保证
4
从测得的VID代码转换幅度的50 ％到这种地步V
DACOUT
在达成和解
±
其稳态值的1 ％ 。
5
测量DACRAMP和DACOUT引脚之间。
6
40 mVpp的脉冲幅度为20 mV过。测量来自输入阈截取点到的输出电压摆幅的50％。
7
测得的输出电压摆幅的30 ％和70％点之间。
8
DPRSLP电路是否符合最低30纳秒DPRSLPVR信号断言要求;通过设计保证。
9
COREFB引脚的电阻分压器和GND之间的电阻为41.3度（典型值） ，通过设计保证。
–4–
第0版
ADP3204
绝对最大额定值*
输入电源电压（ VCC ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
所有其他输入/输出。 。 。 。 。 。 。 。 。 。 。 。 0.3 V到V
CC
+ 0.3 V
结温范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 0 ° C至+ 150°C
结点到空气的热阻（ θ
JA
） 。 。 。 。 。 。 。 。 。 。 。 98 ° C / W
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
引线温度（焊接， 10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 300℃
*本
是一个额定值;超出这些限制的操作可能会导致设备
永久损坏。
订购指南
模型
温度
范围
包
描述
LFCSP-32
LFCSP-32
包
选项
CP-32
CP-32
QUANTITY
每卷
5000
1500
ADP3204JCP - REEL 0°C到100°C
ADP3204JCP - REEL7 0°C到100°C
表一VID码
VID4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
VID3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
VID2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
VID1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
VID0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
VOUT
1.750
1.700
1.650
1.600
1.550
1.500
1.450
1.400
1.350
1.300
1.250
1.200
1.150
1.100
1.050
1.000
0.975
0.950
0.925
0.900
0.875
0.850
0.825
0.800
0.775
0.750
0.725
0.700
0.675
0.650
0.625
0.600
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
ADP3204具有专用ESD保护电路，永久性的损害可能对设备产生
受到高能量静电放电。因此，适当的ESD防范措施建议
以避免性能下降或功能丧失。
第0版
–5–
QQ：2881677436 复制
