【数据表特点低输出偏斜<30 PS （典型值）分配一个差分时钟输入至10 LVDS时钟输出可编程】,IC型号ADN4670BSTZ-REEL7,ADN4670BSTZ-REEL7 PDF资料,ADN4670BSTZ-REEL7经销商,ic,电子元器件-51电子网

数据表

特点

低输出偏斜<30 PS （典型值）

分配一个差分时钟输入至10 LVDS时钟

输出

可编程一两个差分时钟输入可以是

选择（ CLK0 ， CLK1 ）和个人差分时钟

输出启用/禁用

信号传输速率高达1.1 GHz（典型值）

2.375 V至2.625 V电源电压范围

±100 mV的差分输入阈值

输入共模范围为轨到轨

I / O引脚故障安全在掉电模式下： V

= 0 V

可提供32引脚LFCSP和LQFP封装

工业工作温度范围：？ 40 ° C至+ 85°C

可编程低压

1:10 LVDS时钟驱动器

ADN4670

功能框图

11位控制寄存器

9876543210

MUX

12-BIT

计数器

11位移位寄存器

08870-001

CLK0

CLK1

MUX

应用

时钟分配网络

图1 。

概述

该ADN4670是低电压差分信号传输（LVDS）

该扩展差分时钟输入信号的时钟驱动器

10差分时钟输出。该装置是可编程

使用一个简单的串行接口，使得其中一个两个时钟输入

可以选择（ CLK0 / CLK0或CLK1 / CLK1 ）和任何的

差分输出（ Q0 / Q0至Q9 / Q9 ）可以启用或

禁用（三态）。该ADN4670是专为使用50 Ω

输电线路的环境。

当使能输入端EN为高时，该设备可以是亲

编程由时钟11位数据到移位寄存器。该

前10位决定哪些输出使能（ 0 =禁用，

1 =使能），而11

位选择的时钟输入（ 0 =

CLK0 ，1 = CLK1 ）。一个12

来自时钟脉冲传输数据

移位寄存器的控制寄存器。

该ADN4670是在工业温度完全指定

范围，采用32引脚LFCSP和LQFP封装。

REV 。一

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

ADN4670

特点................................................. ............................................. 1

应用................................................. ...................................... 1

功能框图............................................... ............... 1

概述................................................ ......................... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

抖动特性................................................ ..................... 3

LVDS开关特性............................................... 4 ..

编程逻辑交流特性................................... 5

数据表

绝对最大额定值............................................... ............. 6

ESD注意事项................................................ ................................... 6

引脚配置和功能描述.............................. 7

工作原理............................................... .......................... 8

LVDS Reciever输入终端............................................. 8

故障安全操作.............................................. ......................... 8

编程................................................. ................................ 8

外形尺寸................................................ .......................... 9

订购指南................................................ ............................. 9

修订历史

1月12日 - 修订版。 0到版本A

新增LQFP封装...............................................纵观.....

更新的外形尺寸............................................... .......... 9

更改订购指南.............................................. .............. 9

4月10日 - 修订版0 ：初始版

版本A |第12页2

数据表

特定网络阳离子

= 2.375 V至2.625 V ;所有规格牛逼

民

给T

最大

中，除非另有说明。

表1中。

参数

接收器

输入高阈值在CLK0 / CLK0或CLK1 / CLK1

输入低阈值的CLK0 / CLK0或CLK1 / CLK1

差分输入电压

输入共模电压

输入电流在CLK0 ， CLK0 ， CLK1 ，或CLK1

输入电容

司机

差分输出电压

幅度变化

失调电压

幅度变化

输出短路电流

参考输出电压

输出电容

电源电流

符号

, I

ΔV

100

150

民

典型值

最大

100

200

0.5|V

250

0.95

450

1.2

600

1.45

350

1.35

0.5|V

单位

μA

ADN4670

条件/评论

= V

或V

= 0 V

= V

或GND

= 100 Ω

-40 ° C至+ 85°C

= 0 V

| = 0 V

= 2.5 V ， I = -100 μA

= V

或GND

所有输出三态， F = 0赫兹

启动和加载的所有产出，

= 100 Ω ， F = 100 MHz的

启动和加载的所有产出，

= 100 Ω ， F = 800 MHz的

1.15

1.25

110

160

抖动特性

表2中。

参数

添加剂相位抖动从输入到LVDS输出， Q3和Q3

符号

抖动LVDS

民

典型值

281

111

最大

单位

RMS

条件/评论

12 kHz至5 MHz的，女

OUT

= 30.72 MHz的

12 kHz至20 MHz的，女

OUT

= 125 MHz的

版本A |第12页3

ADN4670

LVDS开关特性

= 2.375 V至2.625 V ;所有规格牛逼

民

给T

最大

中，除非另有说明。

表3中。

参数

传输延迟低到高

传输延迟高至低

占空比

输出偏斜

脉冲偏差

部分到部分输出偏移

输出上升时间

输出下降时间

最大输入频率

数据表

符号

PLHx

PHLX

税

SK （ O）

SK （p）的

SK （PP）的

CLK

民

典型值

最大

600

350

单位

兆赫

条件/评论

从CLK0 / CLK0或CLK1 / CLK1任何QX / QX

任何QX / QX

任何QX / QX ，20％至80％，R

= 100 Ω C

= 5 pF的

任何QX / QX ，80％至20％，R

= 100 Ω C

= 5 pF的

从CLK0 / CLK0或CLK1 / CLK1任何QX / QX

900

1100

通过设计和特性保证。

输出偏移被定义为T的最大值和最小值之间的差

PLHx

一个设备或最大和最小值之间的差内

PHLX

一个设备内，取两者的较大值。

脉冲偏移被定义为t之间的最大差的大小

PLH

和T

PHL

为一个设备的任何频道，也就是|吨

PHLX

– t

HLPx

部分到部分输出偏斜定义为T的最大值和最小值之间的差异

PLHx

在多个设备之间或在最大和的差

的T最小值

PHLX

在多个设备上，取两者的较大值。

CLK

PLH0

PHL0

PLH1

PHL1

PLH9

PHL9

图2.波形在t计算

SK （ O）

和T

SK （PP）的

版本A |第12页4

08870-002

数据表

差分输出信号

= （ QX ） - （ QX ）

ADN4670

80%

250mV

0V差分

250mV

20%

t/2

对于f图3.测试标准

CLK

, t

和V

编程逻辑交流特性

= 2.375 V至2.625 V ;所有规格牛逼

民

给T

最大

中，除非另有说明。

表4 。

参数

在CK输入最大频率

建立时间， SI为CK

保持时间， CK为SI

EN为CK移走时间

启动时间

最小时钟脉冲宽度

逻辑输入高电平

逻辑输入低电平

高级逻辑输入电流， CK

高级逻辑输入电流， SI和EN

低电平逻辑输入电流， CK

低电平逻辑输入电流， SI和EN

符号

最大

切除

启动

民

100

典型值

150

最大

1.5

+10

0.8

+30

单位

兆赫

条件/评论

时间而SI不能在CK 0到1的跳变前

时间而SI不能在CK 0到1的转变之后更改

搬迁时间， EN为CK

启动时间通过SI禁用后

= 2.5 V

= V

= GND

版本A |第12页5

08870-003